第11 章 电路 板 仿 真 和 输 出
在进行系统设计时，设计者总是希望节省时间和降低成本。在制作 PCB 板之前，通过使用模型，设计者可以对所设计的 PCB 板进行仿真。在高速系统设计中，通过信号完整性仿真，分析不同条件下传输线中的各种元器件的行为。这样，在设计初期就能预防并检测出信号完整的问题，如过冲、欠冲、阻抗不匹配等。然而，设计者可用的数字器件的模型非常少。当设计者向半导体厂商索取 Spice 模型时，厂商并不愿意提供这个模型，因为 Spice 模型包含有专有工艺和电路的相关信息。
在对所设计的 PCB 板进行仿真时，通过使用输入/输出缓冲器信息规范（input/output buffer information specification, IBIS）模型，就可以发现设计中所出现的信号完整性及其他问题。IBIS 也称为 ANSI/EIA-656，这是对于元器件建模的一个新标准，在 PCB 设计人员中越来越流行。
11.1 IBIS 模型原理及功能
IBIS 模型由 Intel 公司在 20 世纪 90 年代初开发。IBIS 1.0 版本于 1993 年 6 月发布，IBIS 开放式论坛也在那时成立。参与 IBIS 开放式论坛的有 EDA 厂商、计算机制造商、半导体厂商、大学和终端用户，它负责提议进行更新和评审、修订标准、组织会议，促进 IBIS 模型的发展，在 IBIS 网站上提供有用的文档和工具。1995 年，IBIS 开放式论坛与电子工业联盟（Electronic Industries Association，EIA）开始进行合作。目前，已经发布了几个 IBIS 版本。第一个版本描述了 CMOS 电路和 TTL I/O 缓冲器。每个版本都增加并支持新的功能、技术和器件种类。所有版本都互相兼容。IBIS 4.0 版本由 IBIS 开放式论坛在 2002 年 7 月批准，但它还不是 ANSI/EIA 标准。
IBIS 是一个行为模型,通过 V/I 和 V/T 数据,描述器件数字输入和输出的电气特性,这些数据代表了器件的行为,而不会泄露任何元器件内部的信息。IBIS 模型与系统设计人员对传统模型的理解不同,例如,其他模型中使用原理图符号或多项式表达式。IBIS 模型包括:
（1）输出和输入引脚中的电流和电压值的关系。
（2）在上升或下降的转换条件下输出引脚的电压与时间关系。
IBIS 模型用于对系统板上的信号完整性进行分析。通过 IBIS 模型，系统设计人员能够仿真并预见连接不同器件的传输线路中基本的信号完整性问题。潜在的问题可以通过仿真进行分析，包括由于传输线上阻抗不匹配，到达接收器的波形反射到驱动器的能量、串扰、接地和电源反弹、过冲、欠冲以及分析传输线端接等。
IBIS 是一种精确的模型，这是因为模型考虑了 I/O 结构的非线性、ESD 结构和封装寄生效应。相对于其他传统模型（如 Spice）来说，IBIS 模型有以下优势：
（1）仿真时间最多可缩短25倍。
(2) IBIS 没有 Spice 不收敛的问题。
（3）IBIS 可以在任何行业平台运行。
11.1.1 IBIS 模型生成
可以通过仿真过程中或基准测量中所收集的数据来获得 IBIS 模型。如果选择前一种方法，则在使用 Spice 进行仿真时，收集每个输入/输出缓冲器的 V/I 和 V/T 数据。这样，可以在模型中包含过程转折数据。然后，使用 IBIS 网站上的 Spice 至 IBIS 转换程序，由 Spice 模型生成 IBIS 模型。
可以在三种不同条件下生成模型：典型、最小和最大。其中：
（1）在典型模型中，使用标称电源电压、温度和工艺参数获取数据。
（2）在最小模型中，使用最低电源电压、较高温度和较弱工艺参数获取数据。
（3）对于最大模型，条件是最高电源电压、较低温度和较强的工艺参数。
每种条件会产生相应的典型、慢速和快速模型。
（1）具有快速转换时间和最小封装特性的最高电流值条件下生成的快速模型。
（2）具有较慢转换时间和最大封装特性的最低电流值条件下生成的慢速模型。
如果数据是在实验室测量中获得的，则模型取决于器件的特性。如果是标称器件，将获得典型模型。
收集完数据后，将其以可读的 ASCII 文本格式存入文件中。Golden Parser 也称为 ibischk3，用于根据标准检查 IBIS 文件的句法和结构。
最后，设计者将仿真结果与实际芯片测量相关联，对模型进行验证。
IBIS 规范支持几种输入和输出,例如,可建模为三态、集电极开路、开漏、I/O 和 ECL 的输入/输出。第一步是识别器件上不同类型的输入和输出,确定设计中存在多少缓冲器。值得注意的是,在 IBIS 文件中一个模型可用于表示多个输入或输出。然而,如果 C_ Comp 和封装参数不同,就需要不同的模型。
11.1.2 IBIS 输出模型
如图11-1所示为输出结构。该模型可看作一个驱动器，包含：
（1）一个 PMOS 晶体管和一个 NMOS 晶体管。
（2）两个 ESD 保护二极管。
（3）芯片电容和封装寄生电容。
通过直流电气数据、交流或转换数据以及参数输出模型，对该模型进行描述。
1. 上拉和下拉曲线
上拉和下拉数据决定器件的驱动强度。如图 11-2 所示，这些曲线通过特征化输出中的两个晶体管来获得。如图 11-3 所示，上拉数据描述当输出为逻辑高电平状态（即 PMOS 晶体管导通）时的 I/V 行为。如图 11-4 所示，下拉数据表示当输出为逻辑低电平状态（即 NMOS 晶体管导通）时的直流电气特性。
在一 $ V_{cc} $～ $ 2V_{cc} $的范围内，获得所需要的数据。虽然这个电压范围超过了半导体厂商在器件手册中指出的绝对最大额定值，但是这个范围覆盖了传输线中可能发生的欠冲、过冲和反射的情况。因此，驱动器和接收器需要使用这个电压范围建模。
下拉数据是相对于 GND 的，而上拉数据是相对于 $ V_{cc} $ 的。输出电流取决于输出端和 $ V_{cc} $ 引脚之间的电压，而不是输出端和接地引脚之间的电压。所以，IBIS 文件中的上拉数据应满足下面的表达式：
$$ V_{TABLE}=V_{CC}-V_{OUT} $$
2. 电源和 GND 相位曲线
这些曲线是在输出为高阻态时生成的。如图11-5所示，GND和电源排位数据表示输出端在GND排位和电源排位二极管分别导通时的电气性能。
当输出低于接地电平时，GND 排位有效；当输出高于 $ V_{DD} $ 时，电源排位有效。
如图 11-6 所示，对于 GND 排位曲线，在 $ -V_{cc} \sim V_{cc} $ 范围内获取数据。
如图11-7所示，对于电源相位曲线，在 $ V_{cc}\sim2V_{cc} $范围内
获取数据。由于是上拉数据，电源挡位数据需要相对于 $ V_{cc} $。因此，使用与上面相同的表达式来输入文件的值。需要从上拉和下拉数据中减去 GND 和电源挡位数据；否则，仿真器要计算两次。
3. 斜坡速率和切换波形
斜坡速率，即 dV/dt，描述了输出端从当前逻辑状态切换到其他逻辑状态的转换时间。默认在 $ 50\Omega $ 阻性负载条件下，在 20% 和 80% 点测得斜率。
下降和上升波形给出器件在驱动连接到地，以及 $ V_{DD} $阻性负载从高电平到低电平和从低电平到高电平所需的时间。
对于标准推挽 CMOS，可产生四种不同波形：两个上升波形和两个下降波形。在每
种情况下，一个是负载与 $ V_{DD} $ 连接，另一个是负载与 GND 连接。然而，在模型中经常只能看到其中两个波形。
斜坡速率与下降和上升波形包含了芯片电容的影响。因此，如果仿真器使用 C_ Comp 值作为输出端的额外负载，就会产生错误的结果。这是 C_Comp 影响的重复计算。
由于有 I/V 曲线，封装的影响没有包括在内。
4. C_Comp
这是硅芯片电容，不包括封装电容。它是焊盘与驱动器之间的电容。C_Comp 是关键参数，特别是对于接收器的输入。C_Comp 对于每个不同转折点（最小、典型和最大）都有一个对应值。C_Comp 最大的值应在最大转折点之下，最小值应在最小转折点之上。
5. 封装参数
R_Pin、L_Pin 和 C_Pin 是每个引脚到缓冲器连接的电阻、电感和电容的电气特性。R_Pkg、L_Pkg 和 C_Pkg 是整个封装的集总值。与 C_Comp 参数一样，以最大值和最小值分别列出。
11.1.3 IBIS 输入模型
如图11-8所示为输入结构。其模型可视为接收器，包括：
（1）两个 ESD 保护二极管。
（2）芯片电容。
（3）封装寄生电容。
这些元器件构成输入特性的 V/I 曲线。在这种情况下，除了封装寄生和 C_Comp 参数外，输入端模型也包括从 ESD 二极管获得的电源和 GND 批位数据。这些曲线遵照用于输出端的相同的程序生成。扫描电压范围对于 GND 批位是 $ -V_{cc} \sim V_{cc} $，对于电源批位曲线是 $ V_{cc} \sim 2V_{cc} $。此外，由于电源批位数据是相对于 $ V_{cc} $ 的，它需要以 $ V_{TABLE} = V_{CC} - V_{IN} $ 的方式输入文件中。
11.1.4 IBIS 其他参数
对于输出模型，有一些参数应包含在文件中，对时序要求进行后端仿真。这些时序测试用于：
（1）负载和测量点是测试负载电容值( $ C_{REF} $)。
（2）测试负载电阻值 $ (R_{\text{REF}}) $。
（3）测试负载上拉或下拉参考电压 $ (V_{\text{REF}}) $。
（4）输出电压测量点 $ (V_{\text{meas}}) $。
当指定传播延迟和/或器件输出切换时间时，它们与半导体厂商使用的测试负载相同。
对于输入，应包括 $ V_{\mathrm{INL}} $ 和 $ V_{\mathrm{INH}} $ 参数。如图 11-9 所示，这些是输入端的输入电压阈值，可从数据手册中得到这些值。
11.1.5 IBIS 文件格式
IBIS 文件不是可执行文件，它是收集所有描述器件电器性能数据的文件。可以在仿真器中使用 IBIS。IBIS 文件包括三个主要部分：
（1）头文件或关于文件、器件和公司的一般信息。
（2）器件名称、引脚排列和引脚到缓冲器映射。
（3）每个模型的 I/V 和 V/T 数据。
IBIS 模型可包含多个器件的特征。在这种情况下，第2点和第3点随包含的器件而重复多次。
下面给出了 IBIS 文件的主要部分。括号内的文字称为关键字，它们中的一些是可选的，其他的必须被包括。图 11-10 给出了 IBIS 的头部文件和一般信息。图 11-11 给出了 IBIS 的器件及引脚信息。图 11-12～图 11-15 给出了 IBIS 器件模型数据。
电路设计、仿真与PCB设计
11.1.6 IBIS 模型验证
一旦生成了 IBIS 文件，就必须对这个文件所包含的 IBIS 模型进行验证。Golden Parser（也称为 ibischk3）是对文件的句法和结构进行核对的程序，确保其符合 IBIS 规范。这个程序可从 IBIS 网站免费获得，网址为 http://www.eigroup.org/ibis/tools.htm。
设计者应该对从文件中生成的 I/V 和 V/T 曲线进行检查，确保结果和预期是一致的。可以使用 Innoveda 公司提供的 Visual IBIS Editor 完成，该软件可从 IBIS 网站免费获取。
此后，应采用不同 EDA 厂商所提供的多种 IBIS 仿真器，在不同标准负载下运行模型。如图 11-16 所示，这些厂商包括 HyperLynx、Cadence 和 Avanti Corporation。在运行的过程中，将结果与使用相同负载的晶体管级仿真（Spice 仿真）结果进行对比。最后，IBIS 仿真结果应与实际的芯片测量相关联。
不同半导体公司提供的 IBIS 模型质量不同。如表 11-1 所示，IBIS 质量委员会开发了一个质量检查清单来定义不同的质量级别。此外，IBIS 精度手册介绍了将仿真与测量相关联的方法，其主要目的是提供精确、高质量的模型，保证设计者可以得到可靠的数据。
| 质量级别 | 描述 |
| 0级 | 通过 ibischk(Golden Parser) |
| 1级 | 与检查清单文件中一样完整及正确的 |
| 2a级 | 与仿真相关 |
| 2b级 | 与测量相关 |
| 3级 | 以上全部 |
11.2 信号完整性仿真
在 AD 设计环境下，设计者既可以在原理图，又可以在 PCB 编辑器内实现信号完整性分析，也可以以波形的方式在图形界面下给出反射和串扰的分析结果。
AD 的信号完整性分析采用 IC 器件的 IBIS 模型，通过对版图内信号线路的阻抗计算，得到信号响应和失真等仿真数据。这样，就可以检查设计信号的可靠性。AD 的信号完整性分析工具可以支持包括差分对信号在内的高速电路信号完整性分析功能。
AD 仿真参数通过一个简单直观的对话框进行配置，通过使用集成的波形观察工具，实现以图形的方式显示仿真结果。并且，波形观察工具可以同时显示多个仿真数据图像。此外，还可以直接在标注坐标的波形上进行测量，输出结果数据还可供进一步分析之用。
AD 提供的集成器件库包含了大量的器件 IBIS 模型，设计者可以添加器件的 IBIS 模型，也可以从外部导入与器件相关联的 IBIS 模型，选择从器件厂商那里得到的 IBIS 模型。
AD 的 SI 功能包含了下面的阶段：
（1）布线前，即原理图设计阶段。
（2）布线后，即 PCB 版图设计阶段。
通过采用成熟的传输线计算方法，以及 I/O 缓冲宏模型进行仿真。基于快速反射和串扰模型，信号完整性分析器使用完全可靠的算法，从而能够产生出准确的仿真结果。
设计者可以在原理图环境下通过运行 SI 仿真功能，计算布线前的阻抗特征和分析信号反射，对电路潜在的完整性进行分析，例如，阻抗不匹配等因素。
在布线后 PCB 版图上，完成更全面的信号完整性分析。它不仅能对传输线阻抗、信号反射和信号间串扰等多种设计中存在的信号完整性问题以图形的方式进行分析，而且还能利用规则检查发现信号完整性问题。同时，AD 还提供一些有效的终端选项，来帮助设计者选择最好的解决方案。
11.2.1 SI 仿真操作流程
在 PCB 编辑环境下进行信号完整性分析。为了得到精确的结果，在运行信号完整性分析之前需要完成以下步骤：
（1）电路中需要至少一片集成电路。这是因为集成电路的引脚可以作为激励源，输出到需要分析的网络上。对于电阻、电容、电感等无源元器件，如果没有驱动源，则无法提供仿真结果。
（2）对于设计中的每个元器件，需要提供准确的信号完整性模型。
（3）在设计规则中，必须设定电源网络和地网络。
（4）必须要提供激励源。
（5）必须正确地设置 PCB 的叠层。
（6）电源平面必须连续，分割电源平面将无法得到正确分析结果。
（7）要正确设置所有层的厚度。
下面简单介绍一下布线前/后 SI 分析。
1. 布线前 SI 分析
设计者如需对项目原理图设计进行 SI 仿真分析，Altium Designer 要求必须建立一个工程项目名称。在原理图 SI 分析中，系统将采用在 SI Setup Option 对话框设置的传输线平均线长和特征阻抗值；仿真器也将直接采用规则设置中信号完整性规则约束，如激励源和供电网络等；同时，允许用户直接在原理图编辑环境下放置 PCB Layout 图标，直接对原理图内网络定义规则约束。
当建立了必要的仿真模型后，在原理图编辑环境的菜单中选择 Tools→Signal Integrity 命令，运行仿真。
2. 布线后 SI 分析
用户如需对项目 PCB 版图设计进行 SI 仿真分析，则 Altium Designer 要求必须在项目工程中建立相关的原理图设计。此时，当用户在任何一个原理图文档下运行 SI 分析功能，将与 PCB 版图设计下允许 SI 分析功能得到相同的结果。
当建立了必要的仿真模型后，在 PCB 编辑环境的菜单中选择 Tools $ \rightarrow $ Signal Integrity 命令，运行仿真。
本章只对布线后 SI 进行分析，而对于布线前 SI 没有进行分析。读者如果有兴趣，可以仿照布线后 SI 分析的方法，实现对布线前的 SI 分析。
11.2.2 检查原理图和 PCB 图之间的元器件连接
检查设计实例原理图和 PCB 图之间元器件链接的步骤主要包括：
（1）打开设计工程和PCB设计文件，进入PCB编辑器界面。
(2) 在 AD 主界面主菜单下，选择 Project→Component Links。
该步骤不是必须执行的，只有在设计中存在原理图和PCB图元器件没有完成对应的时候才需要执行该步骤。在进行信号完整性分析前，执行该步骤，以检查是否存在元器件没有将原理封装和PCB封装进行对应。
（3）出现如图11-17所示的编辑元器件链接对话框。
（4）在该界面下，看到 OSC1 和 SW1 元器件没有完成元器件的原理图封装和 PCB
封装的映射。分别选择这两个元器件，然后单击“>”按钮。完成添加 OSC1 和 SW1 元器件的对应。
（5）在图11-17右下角单击 $ \underline{\text{Perform Update}} $按钮。
（6）出现 Information 对话框，单击 OK 按钮，完成所有元器件的原理图和 PCB 图的链接。
（7）关闭该对话框。
11.2.3 叠层参数的设置
在执行信号完整性分析前，需要对叠层的相关参数进行设置。设置叠层参数的步骤主要包括：
(1) 进入 PCB 编辑器，在 AD 主界面主菜单选择 Design → Layer Stack Manager。
（2）如图11-18所示，出现叠层管理器界面，单击Impedance Calculation...按钮。
（3）如图11-19所示，出现阻抗计算公式编辑器对话框，从中可以输入微带线和带状线的计算公式。在该分析中，采用默认的设置。
（4）单击 OK 按钮，退出阻抗计算公式编辑器对话框。
11.2.4 信号完整性规则设置
本节将进行信号完整性规则设置，用于帮助实现信号完整性分析。进行信号完整性规则设置的步骤主要包括：
（1）在 AD 主界面主菜单下，选择 Design→Rules。
（2）如图 11-20 所示，出现 PCB 规则和约束编辑器界面。在该界面左侧列表中找到 Signal Integrity 并展开。在展开项中找到 Signal Stimulus（信号激励），右击 Signal Stimulus，出现快捷菜单，选择 New rule。在新出现的 Signal Stimulus 界面下，按如下设置参数：
① Stimulus Kind: Single Pulse.
② StopTime(s): 20.00n.
③ Period Time(s): 20.00n.
（3）在左侧列表中找到 Signal Integrity 并展开。在展开项中，找到 SupplyNets（供电网络）。右击 SupplyNets，出现快捷菜单，选择 New rule。如图 11-21 所示，出现新的 SupplyNets 界面，在该界面内按如下设置参数。
① 选中 Net。
② 在右侧的下拉框中选择 GND。
③ Voltage 设置为 0.000。
（4）按上面的方法新添加规则。分别为 VCC5V0、VCC3V3、VCC2V5、VCC1V2 设置不同的电压值，即 5.000、3.300、2.500、1.200。图 11-22 给出了新添加的供电规则的列表。
电路设计、仿真与PCB设计
11.2.5 为元器件分配 IBIS 模型
本节将为 PCB 设计中的所有元器件分配 IBIS 模型。分配 IBIS 模型的步骤包括：
（1）进入 PCB 编辑器界面。
（2）在 AD 主界面主菜单下，选择 Tools→ Signal Integrity。
（3）如图11-23所示，出现Errors or warnings found（发现错误或者警告）对话框。
（4）单击 $ \underline{\text{Model Assignments...}} $按钮，为元器件分配IBIS模型。
（5）如图 11-24 所示，出现 Signal Integrity Model Assignments for fpga system. PcbDoc（为 fpga system. PcbDoc 分配信号完整性模型）对话框。在该模型配置界面下，能够看到每个器件所对应的信号完整性模型。并且，每个器件都有相应的状态与之对应。表 11-2 给出了模型状态和相应的说明。
| 状态 | 说明 |
| No Match | 表示目前没有找到与该器件相关联的信号完整性分析模型，需要人工指定模型 |
| Low Confidence | 系统自动为该器件指定了一种模型，但置信度较低 |
| Medium Confidence | 系统自动为该器件指定了一种模型，置信度中等 |
| High Confidence | 系统自动为该器件指定了一种模型，置信度较高 |
| Model found | 已经存在和器件相关的模型 |
| User Modified | 用于修改了模型的有关参数 |
| Model added | 用户创建了新的模型 |
（6）在图11-24所示的对话框内，有一些元器件的状态标记为No Match。需要为这些元器件分配模型。双击元器件名字，打开如图11-25所示的Signal Integrity Model（信号完整性模型）参数设置对话框，按下面设置参数：
① 在 Type 选项中选择器件的类型。
② 在 Technology 选项中选择相应的驱动类型。
③ 如果需要从外部导入与器件相关联的 IBIS 模型，则单击 Import IBIS 按钮。选择从器件厂商那里得到的 IBIS 模型即可。
④ 完成模型参数设置后选择 OK 按钮，退出模型配置界面。
（7）在如图 11-24 所示的对话框中，单击左下角的 $ \underline{\text{Update Models in Schematic}} $ 按钮，将修改后的模型更新到原理图中。
11.2.6 执行信号完整性分析
本节将执行信号完整性仿真。执行信号完整性仿真的步骤主要包括：
（1）在如图11-24所示的对话框内，单击右下角的 $ \underline{\text{Analyze Design...}} $按钮。
（2）如图11-26所示，出现SI Setup Options(SI设置选项)对话框。在该界面中保留默认值，然后单击Analyze Design...按钮。Altium Designer开始运行信号完整性分析程序。
（3）如图 11-27 所示，出现 SI Integrity(SI 完整性) 对话框。该界面显示了分析后的网络状态。通过此窗口中左侧部分可以看到网络是否通过了相应的规则，如过冲幅度等。通过右侧的设置，可以以图形的方式显示过冲和串扰结果。
11.2.7 观察信号完整性分析结果
本节将对信号完整性中的反射和串扰进行分析，并使用不同的并行端接，观察信号完整性的改善情况。
1. 反射的分析
对设计中的 TXD 和 RXD 网络进行反射分析，其步骤主要包括：
（1）如图11-28所示，在Signal Integrity（信号完整性）对话框左侧的列表中，分别选择RXD和TXD网络，然后单击右侧的☐按钮。
（2）如图11-28所示，在其右侧上方的Net窗口下面，列出了新添加的RXD和TXD两个网络。
（3）单击该界面右下角的 $ \underline{\text{Reflections...}} $ 按钮，查看波形的反射结果。
（4）如图11-29所示，在TXD的网络接收端上，可以看到由于反射的存在波形出现畸变，在下降沿的末端出现振铃现象。
对设计中的 TXD 和 RXD 网络进行端接，以减少反射。实现端接的步骤主要包括：
（1）如图11-30所示，选择RXD网络或者TXD网络。
（2）在 Termination 窗口下，对应于 Parallel Res to VCC 选项，选中 Enabled。这样，就为 RXD 网络和 TXD 网络进行了并行端接。
（3）如图11-30所示，单击下方的Reflections...按钮。
（4）如图11-31所示，查看并行端接对波形的反射结果的改善情况。
2. 串扰的分析
对设计中的 AN0、AN1 和 AN2 网络进行串扰分析，其步骤主要包括：
（1）如图11-32所示，在Signal Integrity（信号完整性）对话框左侧的列表中，分别选择AN0、AN1和AN2网络，然后单击右侧的☐按钮。
（2）在 Net 下面添加了 AN0、AN1 和 AN2 三个网络。
（3）如图11-33所示，选择 AN0 网络，单击鼠标右键，出现快捷菜单，选择 Agressor，将 AN0 设置为干扰源。图11-34给出了设置完干扰源后的界面。
（4）单击该界面下方的 $ \underline{\text{Crosstalk...}} $按钮，查看波形的串扰结果。
（5）如图11-35所示，在AN1和AN2的网络上看到由于AN0和AN1、AN2的距离的不同，在AN2上的串扰比AN1上生成的串扰要小。
11.3 电源完整性仿真
电源完整性通常指三个方面：①电源纹波及噪声要满足系统工作要求；②由于模拟电源要求的噪声极小，所以必须通过一定手段滤除外界噪声干扰；③电源系统要提供给芯片所需的额定电平，不能有太大偏离。第①和第②点相似，都和电源噪声有关。第③点要求电源在路径上不能有太大的直流压降。
电源质量如果不满足要求，往往导致 PCB 出现无规则的怪异行为，很难直接定位问题所在，往往需要很长时间才能找到故障原因。所以电源完整性问题必须引起足够重视。电源完整性设计最常见的几个方面包括去耦电容的配置、磁珠滤波器或 LC 滤波器的配置、直流压降控制。
通过电源完整性仿真软件可以有效地验证 PCB 设计中的电源完整性问题，下面以 AD 中的 PDN 分析软件为例介绍电源完整性仿真。
11.3.1 PDN 分析器接口及设置
PDN 分析器(PDNA)应用程序的使用涉及设置 PI-DC 仿真网络参数、运行仿真并分析结果。PDN 分析电源功率仿真中使用的数据直接来自下面示例 PCB 设计项目，该项目可选代编辑以提高供电路径的功率完整性，然后重新运行 PDN 模拟以测试结果。本节使用的电路图实例为第 8 章中所设计的小规模 FPGA 处理系统。该项目也可以从 https://designcontent.live.altium.com/#ReferenceDesignDetail/SpiritLevel-SL1 下载。
1. PDN 分析器接口
PDN 分析器扩展的接口采用 AD 非形态窗口调用形式，可以将其定位在工作空间或其他屏幕上的任何方便位置。要打开主 PDN 分析器窗口，请打开项目的原理图或 PCB 文档，然后通过菜单 Tools→PDN Analyzer 选择应用程序。图 11-36 所示为 PDN 图形用户界面与单个电源网络选择。
PDNA 窗口图形用户界面安排有专用于文件/网络控制部分和当前选择的电源网络交互式表示，而在面板部分提供对分析选项、显示设置和结果数据的访问。PDNA 支持多个相互连接的网络，这使得整个 PCB 设计的直流电源完整性可以作为分层结构或单独的电源网络进行分析。图 11-37 所示为 PDN 分析器图形用户界面，具有完整的电源层次结构选择。
2. DC 网络标识
当 PDN 分析器在打开 PCB 设计时，将尝试根据通用电源网络命名法从设计数据中识别所有直流电源网络，如图 11-38 所示。如果尚未识别出所有潜在的电源网络，将取消选择适当的限定符过滤器选项，或者查看所有网络，启用选择过滤网络选项。
PDNA 分析器使用选择复选框来选择哪些电源网络可用，并在它们匹配的标称电压中输入合适的电压电平。单击 Add Selected 按钮填充当前标识的 DC 网络列表，并确认这些网络为已识别的电源网络。在对话框中双击列表中的网络条目将在 PCB 布局中对该网络进行交叉探测。
下面的分析实例用来显示 PDN 分析器的主要性能和特点。每个示例仅显示许多可能的参数配置中的一种，其可以用于根据不同的方式来评估网络的功率完整性，这取决于所要进行仿真的内容焦点。已经成功完成的分析可以保存为 PDNA 配置文件（*.pdna）并随时重新加载。
如图 11-39 所示的例子展示了建立一个简单的电源网络和电流负载功率完整性仿真的基础。它被配置为评估 SpiritLevel-SL1 参考项目中的 5V 电源分布和接地返回路径，并加载设计的 LCD 显示屏。在这种情况下，5V 电源被认为是一个简单的电压源，其连接的网络（如通过开关 S1）不包括在内。
Spirit Level PCB 项目在 AD 中打开。通过菜单 Tools→PDN Analyzer 打开 PDN 分析器应用程序。在 PDN 分析器 DC 网络识别对话框中确定 PCB 设计的 DC 网络。通过指定电源和接地网络开始分析过程。双击图形用户界面网络图形中的 Power Net 和 Ground Net 选项以打开 Choose Net（选择网络）对话框，该对话框将提供已识别的电源网络选项。
也可以如图 11-40 所示，使用对话框的限定符/过滤器选项来限制或扩展列出的网络，或返回主屏幕并选择 DC Nets 按钮，重新识别 DC 电源网络。
可以在指定的电源和接地网络之间添加源或负载元器件，此时需要地和功率状态指示器变为被检查状态。如图11-41所示，右击网络图形工作区，并从背景菜单中选择Add Source（或者Add Load）打开Device Properties对话框。在该对话框中采用如下步骤：
（1）为网络添加电源（在此情况下为简单电压源），从对话框的 Device Type（设备类型）下拉列表中选择电压源选项。
（2）在电源连接列表中，PDNA 将尝试根据电源网络参数选择正确的网络连接选项，在 5V 和 GND 网络之间。使用 Refdes 下拉菜单选项指定源电压的组件连接点。在本例中，电源电压点被命名为 TP1，其接地作为设计的直流输入插座 J1（引脚 2 和 3）返回。
（3）在对话框的下半部分，电源参数指定电压源仿真模型的属性。这里，电源电压（Vout）被设置为5V，模型的内部电阻（Rout）保持默认的0Ω设置。
电路设计、仿真与PCB设计
（4）最大源电流和引脚电流（针对具有多个输出引脚的源极）保留为默认设置 OA。当限制设置为特定的当前值时，如果模拟结果超过这些值，则 PDN 分析将标记出该项问题。
使用与将源添加到网络时相同的方法，如图 11-42 所示，添加一个 Load 并在 Device Properties 对话框中指定其参数。
在这种情况下，灌电流负载为器件类型：IC（电流）被添加以表示设计的LCD组件从5V电压轨道引出的电流。当选择电阻作为设备类型，也可以使用纯电阻负载选项。这里，将负载连接设置为LCD1并指定将从5V电源引入的负载电流，电流默认单位为A（例如，500m代表0.5A）。虽然电压限制设置是可选的，通常设置为+/-10%，如果负载本身的电压降至4.5V以下（或高于5.5V），将触发错误报告。
通过定义电源网络并指定所有参数即所有网络元素都具有关联的状态，即可通过单击 $ \underline{\text{Analyze}} $ 按钮来开始运行 PDN 分析。仿真进度在消息窗口进行显示，如果过程无法完成，也将显示仿真失败的原因。
运行分析时当前仿真的相关配置，如指定的网络、电源和负载等及其相关参数和分析结果数据将一起进行存储。通过右击仿真名称并从菜单中选择“还原”，可以随时为当前仿真恢复此配置。
如图 11-43 所示，在确认 Visual 选项处于打开和活动状态下，PDN 分析的直接结果可以在网络图形中看到，其中将包括计算得到的负载/电源电压和电流水平，以及突出显示导致参数违规的网络任何部分。
将光标悬停在网络中的任何元器件，如负载、源或串联元器件上可查看其他信息，如图11-44所示为电源部分显示其指定的参数和分析结果。
11.3.2 在 PCB 编辑器中进行可视化渲染
仿真结果在 AD PCB 编辑器可以进行可视化的查看，通过在 PDNA 的 Visual 选项卡中进行设置使能图形化查看。以初始默认方式设置显示 5V 网络的顶层和底层 PCB 的电压的选项，PDN 分析器将结果显示在 PCB 编辑器中，以替换现有的 PCB 图形叠加层。
从 TP1 的 5V 电源到 LCD1 元器件的视图以与视图底部呈现的电压刻度相对应的颜色梯度变化可以看出选择的电路路径电压降。如图 11-45 所示，通过电路板网络路径的颜色转换表示其总体电压降，其中由于 IR 损耗引起的最小电平（0%：最左边）在 LCD1 组件处，最大电平（100%：最右边）是在指定的电压源点（TP1）。
电路设计、仿真与PCB设计
通过选择 VisualTab 的当前密度选项，图 11-46 显示了电源网络当前的分析结果。这里，板的网络路径中的颜色水平与电流密度变化的百分比有关，其中 100%（最右边）表示网络路径布局中的最大计算电流密度，而 0%（最左边）是最小值——最有可能为 $ 0 A/mm^{2} $。
虽然替代电压/电流标度选项(Displayed)是用于显示单个网络的更直观的缩放样式,但它提供了用于同时显示多个电压网络的有用信息,例如在本例中的5V和GND,或者已经分析过的设计中的几个电源网络。
要显示和分析示例的 GND 返回路径中的电源完整性结果，取消选择 PDNA 的 Visual 标签下 Net 列表中的 5V 网络选项，然后选择 GND 网络。接地返回路径通过设计的顶层和底层，可以通过选择 PDNA 层列表中的每个条目单独显示在 PCB 编辑器中。
图 11-47 显示 GND 网络底层的电压 (Voltage) 显示，色彩比例尺设置为显示。最高电压降（最右边：大约 0.5 mV）位于 LCD 的 GND 引脚，而最小电压降（最左边：约 0 V）位于电压源返回点 (J1)。
图 11-48 所示为切换到 PDNA 电流密度选项下的显示，最右边表示最大电流“热点”。最大电流密度等级本身(1.74A/mm²)非常低，并且在可接受的范围内。
11.3.3 显示控制和选项
PDN 分析器提供了多种交互式显示选项，用于确定分析结果在 AD PCB 编辑器中的图形表示方式。除了显示色彩比例的选项之外，还可以在 2D 和 3D 渲染之间切换图
形，3D 通过 Vias 和图层之间的分析结果提供了有价值的信息。图 11-49 所示为 PDN 分析结果的 3D 显示。
编辑器显示中的分析结果也可以通过选项进行清除，该分析结果会自动恢复到标准电路板布局的图形渲染。视图的叠加选项将启用电路板布局视图，该视图将与当前显示的任何分析结果一起进行渲染。此选项对确认分析结果中的位于电路板布局本身的兴趣点的位置特别有用。
11.3.4 负载下仿真
可以根据需要将更多负载添加到网络中，并重新运行功率分析以评估结果。如图11-50所示，为了增加设计功率LED的小负载电流（如15mA），选择其串联电阻（R15）作为5V导轨连接，LED引脚作为GND连接。
PDN 分析器还允许为负载规定器件引脚连接，从而允许为单个器件设备创建多个负
载模型，这些器件会通过不同的引脚消耗不同的电流。
如图 11-51 电路原理图中的 LCD 设备演示了这种情况，其引脚 15(LED+) 的 5V 连接为显示屏背光供电，而引脚 2(VDD) 的 5V 连接为内部逻辑供电。实际上，引脚 15 将比引脚 2 消耗更多电流。
当以前作为单个 PDNA 负载模型添加时，LCD1 的两个引脚被指定（默认情况下）为 5V 负载连接，PDN 分析在这些引脚之间平均分配 LCD1 负载电流。为了提高功耗分析的准确度，LCD1 组件可以表示为两个负载模型：每个 5V 引脚及其相关负载电流。可以通过编辑现有 LCD1 负载模型的引脚参数，然后为分开的引脚添加另一个负载来进行此更改。
如图 11-52 所示,通过双击网络图形中的图标打开现有的 LCD1 负载模型,打开设备属性对话框,然后双击 5V 电源网络条目的引脚字段。由此产生的引脚编辑模式允许为该负载选择单独的器件引脚。取消选择引脚 2,
电路设计、仿真与PCB设计
重新为负载配置引脚 15（LED+），并调整负载电流参数（如 75mA）以表示 LCD 背光电流。
接下来，如图11-53所示为LCD1创建另一个5V网络负载，并将引脚2设置为有效（禁止引脚15）以表示VDDload，可以将其设置为适当的较低负载电流，如20mA。
通过重新分析 5V 电源网络，得到网络路径更准确地表示 LCD1 负载。如图 11-54 所示，比较原始和更新的负载之间的 LCD1 电源网络中电流轨迹的电流密度时，可以看出负载电流分布的差异。
11.3.5 仿真设置
分析的结果准确度和电路板中 IR 损耗的程度，取决于电路板铜导电率和 Via 壁厚的设置。右击当前分析名称并从快捷菜单中选择 Settings，在 Settings 对话框中选择 Simulation 选项卡，查看和编辑这些设置。如图 11-55 所示为参数设置对话框。
1. 金属导电率
对话框中金属导电率的部分提供了设计中所用金属的电导率值(电阻率的倒数1/R)的详细信息和设置。可以在对话框中选择或修改基础电导率(或电阻率)、温度系数或温度，以反映设计的电路板结构特性：
（1）纯铜。铜通常被认为在 $ 25^{\circ} $C 时的电导率为 $ 5.88 \times 10^{7} $ S/m，电导率热系数为 $ 0.4\% / ^{\circ} $C。该正温度系数意味着提高温度。对话框中的补偿设置从 $ 25^{\circ} $C 到 $ 125^{\circ} $C（ $ 100^{\circ} $C 增量）将使模拟电导率降低 $ 40\% $，如 $ 3.53 \times 10^{7} $ S/m。
（2）PCB 铜。这是用于模拟的默认设置，反映了在工业文献中报道的作为金属中代
表的 PCB 电沉积(ED)铜的电导率值，其在 $ 25^{\circ} $C 下测得为 $ 4.7 \times 10^{7} $ S/m，热系数为 $ 0.4\% / ^{\circ} $C。
（3）自定义。选择此选项为模拟输入特定的电导率或电阻率值。
上面所设置的仿真电导率图表示考虑了所有参数后的最终电导率值，仿真电阻率图形是其倒数值。
2. 过孔
设置对话框中的 Via Wall Thickness 值，在设计仿真分析中为所有过孔指定过孔金属壁的质量。
该设置会明显影响由于过孔所代表的薄壁(电镀)固有电阻造成的电网DC损耗。但是，如果尺寸/质量足够大，过孔不会妨碍设计的直流性能，并且将显示与其连接的功率迹线相同的电流密度。连接点之间没有显著的电压损耗。下面显示了通过过孔进行损耗的直流分析的示例。
就仿真而言，Via 尺寸和壁厚有效地限定了由过孔表示的导电材料的量，并因此限定其电阻/导电率。如图 11-56 所示，仿真假定过孔直径代表完成的孔尺寸，并且通孔壁厚增加会增加 Via 直径。因此，成品孔直径 + (2 × 孔壁厚度) = 钻孔直径。
下面的例子描述了如何实现一系列可以作为一个整体进行分析的连接网络，同时考虑了互连它们的串联元器件的参数。还提供了添加电压调节器模型(VRM)来源的概述，这些来源也充当网络之间的互连，以及如何开发设计电源网络的完整层次结构。
如图 11-57 所示为示例工程原理图电源部分，项目的 PWR_IN 到 5V 网络，并且包括 3.3V(VCCO) 和 1.8V(VCCINT)VRM，以创建一个完整的电源网络结构。
在对该工程进行电源质量分析时，PDN 分析器 DC 网络识别对话框中已经确定了 PCB 设计的 DC 网络。PDN < Power Net > 参数为 PWR_IN，< Ground Net > 为 GND，Source 为 J1。
11.3.6 通过串联器件扩展网络
为了建立从 PWR_IN 网络到 5V 网络的全功率通路的模型,需要添加串联保险丝(F1)和开关(S1)组件及其插入网络。在 PDNA 接口中,这些通过依次扩展电源网络来添加。每个网络“延伸”通过通用的串联元器件模型连接。
如图 11-58 所示，首先在要添加的网络上右击，并从快捷菜单中选择 Extend Net 来扩展网络。在选择网络对话框中，选择通过一个串联元器件连接到 PWR_IN 的网络，在这种情况下，该网络是 NetD1_2，将 S1 和 F1 的引脚 3 桥接的网络，标识为二极管 D1 的引脚 2。
由于此网络不太可能在初始 DC Net Identification 阶段注册，取消选择 Choose Net 对话框中的 List DC net nets only 选项以释放该网络。
网络扩展过程将自动在两个网络之间添加一个串联元素，双击此元素可在设备属性对话框中指定其连接和参数。串联元器件模型由与电阻器串联的电压源组成，允许对电阻器、电感器、二极管和开关等元器件进行基本建模。
如图 11-59 所示，串联元器件是熔断器元器件 F1，它被选作连接 RefDes 选项并给定 0.1Ω 的标称内部电阻。如果串联元器件是一个半导体器件，如二极管，则会将电压降参
电路设计、仿真与PCB设计
数与器件的内部电阻值一起指定。
通过原理图,下一步是通过开关组件 S1 将网络 D1_2 扩展到 5V 电源网。如图 11-60 所示,在右击弹出的快捷菜单中选择 Extend Net,然后在打开的“选择网络”对话框中选择要扩展到的网络。
在这种情况下添加的串联元器件是 S1，它通过引脚 3 到 2 将 D1_2 网络连接到 5V 输出网络。由于 S1（引脚 1）的备用输入开关连接到其输出连接（引脚 2），并且不带负载电流，如图 11-61 所示，使用设备属性对话框的引脚选择选项，可以将引脚 1 从网络分析中删除，双击 OUT 端子条目的 Pin(s) 字段。
如图 11-62 所示，将负载添加到连接电源网络的 5V 部分。在这种情况下，可以添加到显示模块 LCD1 的负载。
重新运行电源分析，PCB 编辑器中的数据和图形表示都将包括所有三个连接的电源网络。如图 11-63 所示显示通过互连串联元器件计算出的电流和电压降。
11.3.7 电压调节器模型
PDN 分析器可提供在电压输入和输出网络之间插入的有源电压调节器模型（VRM）。当添加到 PDNA 电源网络时，它们表现为电压输入网络上的负载和电压输出网络上的电源。VRM 模型选项包括线性、开关模式和遥感开关模式电压调节器。
电路设计、仿真与PCB设计
SpiritLevel-SL1 参考项目使用线性稳压器来生成 3.3V(VCCO) 和 1.8V(VCCINT) 电源轨。当 VCCO 稳压器(U3) 被添加到 PDNA 仿真网络时，它将作为 5V 输入网络的负载和 3.3V 网络的源，其原理图如图 11-64 所示。
要将线性稳压器 U3 作为 5V 网络负载，将负载添加到 5V 网络，并在设备属性对话框中选择 VRM（线性）选项作为设备类型。按原理图中所示设置模型的连接，并将 Ref 引脚指定为 R14 的 GND 连接。根据 GND 网络布局，此参考点可能位于 PCB 的直接区域中的不同并且可能更合适的位置。
如图 11-65 所示，设置其输出电压参数(Vout: 3.3V)，以及可选的输出(内部)电阻、静态偏置电流和分析过程中需要用到的参数，从而完成 VRM 设置。
PDNA 具有自动将 VRM 的输出侧模型作为源添加到目标输出电压网络的手段，并在必要时创建该网络。
如图 11-66 所示，右击创建的 VRM 加载模型(Load2:U3)，然后选择 Add VRM To New Network 选项。这将自动创建带有 VRM(Source 1:U3)输出端模型的 VCCO 网络作为电压源(3.3V)。
3.3 V VRM 的两种表现形式, 其作为 5V 网络上的负载的输入模式以及作为 3.3V 网络的源的输出模式都是交互式且实际上是相同的模型。因此, 可以从 PDNA 接口中的任一网络访问和编辑 VRM。
如图 11-67 所示，选择新的 VCCO 网络并添加一个合适的负载。例如，由组件 U1 的多个引脚绘制的 0.2A 负载电流。
完整电源网络布局包括两个通过3.3V线性VRM连接在一起的网络(PWR_IN和VCCO)。PDNA文件结构选择网络层次的顶层时，图形化的网络提供了如图11-68所示的电源网络互连的预览。
VRM作为负载添加到5V（输入电压）网络，然后用于自动创建以VRM为源的3.3V(VCCO)电压输出网络。该过程的反向也是可能的，并且在某些情况下可能更方便。将VRM作为源添加到输出电压网络，并将该模型添加到作为负载的“输入”电压网络。
PDN 分析将产生包括 VRM 在内的复合网络的结果。在图形显示方式中，当 PDNA 接口选择网络层级的最高级别时，PCB 编辑器将显示所有网络。在列表中选择一个单独的网络来限制呈现的图形到该网络，并切换面板中网络和图层选项以进一步控制视图。
如图 11-69 所示，显示了示例 GND 网络路径包括来自 PWR_IN 和 VCCO 网络的返回电流分量。
如图 11-70 所示，在该项目的电源网络中添加剩余的 VRM(U4) 及其 1.8V 电源输出网络（VCCINT）。
如图11-71所示，将一个线性VRM添加到5V网络，并将其Vout参数设置为1.8V。
如图 11-72 所示，将 VRM 即 Load3 添加到新网络中以创建 1.8V(VCCINT) 电源网络中。
如图 11-73 所示，为 VCCINT 网络添加一个合适的负载，即组件 U1 的 1.8V 电源引脚。
电路设计、仿真与PCB设计
如图 11-74 所示，PDNA 接口网络层现在将显示所有三个互连的网络。
如图 11-75 所示为包括 VRM 的 PDN 电源网络的分析结果。注意，GND 网络现在包括所有三个网络的返回电流，它们使用公共 GND 层形状。其最大电流密度等级（65.8 A/mm $ ^{2} $）现在很高，可能会超过可接受的极限。
11.3.8 定位电源完整性问题
PDN 分析提供全面的图形和数据信息，可用于评估和排除分析的 PCB 设计的功率完整性。
以上面的项目工程分析为例，顶层 GND 网络路径的分析表明存在不可接受的高电流密度，如最大刻度读数 65.8A/mm $ ^{2} $。问题区域的位置并不是很明显，但可以使用 PDNA 的突出显示峰值功能进行显示。
如图 11-76 所示，将滤波器选项设置为最大值，峰值电流密度区域将在 PCB 编辑器中的分析图形上高亮显示并标记。
单击 $ \boxed{Locate} $ 按钮使重复图形突出显示，或使用相关按钮 $ \boxed{K}<\boxed{} $ 按顺序逐步浏览最高峰值读数/位置。将 Scope 选项设置为在当前可见的 PCB 区域(In View)中包含突出显示的峰值，或者在整个布局区域通过平移或缩放到观察每个位置。
通过启用 PDNA 的显示箭头功能可以显示选中区域的更多信息，该功能会覆盖指示当前方向（箭头角度）的多个箭头图形以及该位置的相对量值（箭头的大小）。如图 11-77 所示，在本节例子中，高密度电流区域是从 U1（在顶部）到电路板下部外围的 GND 区域的电流返回路径。
解决当前问题的一种方法是增加该区域中的 PCB 线路宽度。
当 PDN 分析器处于活动状态时，可以完成 PCB 编辑，从而可以完成迭代布局改进，然后重新分析。如图 11-78 所示，单击视图区域中的清除按钮可禁用 PCB 编辑器中的 PDNA 结果，并继续执行所需的 PCB 编辑。
电路设计、仿真与PCB设计
PDN 分析可以重新(单击 Analyze)检查电源完整性结果。如图 11-79 所示的两幅图像表示了通过 GND 网络(在顶层)的电流密度的变化,这是由于该临界点处轨道宽度的增加,图 11-79(a) 显示了初始电流密度结果,而图 11-79(b) 显示了 PCB 修改后的电流密度图形。
在此之前（顶部图像）和之后（较低图像）比较如下：
（1）GND 层的最大电流密度水平已经降低到大约前一个值的 1/10 的可接受水平，从 65.8 A/mm² 下降到 7.1 A/mm²。
（2）最大电流区域的值现在更低，通过 GND 返回路径更均匀地分布，而不是集中在一个有问题的位置。
要进行更加直观的图形比较，请手动将当前密度比例设置为以前的值，选择手动比例选项，在最大值栏中输入65.8，然后单击Update按钮刷新显示。
在 PCB 设计的当前路径中定位和解决电源完整性问题的更客观的方法是定义特定的电流密度限制，当超过此限制时会触发违规报警。表面/内部层和通孔的电流密度限制在设置对话框中的限制项进行设置，该对话框通过右击当前 PDN 模拟名称并从快捷菜单中选择 Settings 打开。如图 11-80 所示，应用于电路板设计中的所有表面/内部层和通孔的 PDN 测试中的违规报警限值设置。
指定的电流密度限制适用于当前的分析结果，并且在不需要重新运行模拟的情况下进行更改和重新分析。如图11-81所示，任何包含违规的网络都会以虚线轮廓显示。
在本示例中，VCCO 电源网络包含电流密度的违规。如图 11-82 所示，当选择 VCCO 网络本身时，VCCO 电源路径通过高亮显示。
将鼠标悬停在违规网络上可以显示出当前违规的详细信息。在该项目中，单个条目
电路设计、仿真与PCB设计
表示通路中的电流密度(约 $ 34.5 A/mm^{2} $)超过了限定的极限值( $ 30 A/mm^{2} $)。双击违例条目，将其交叉探测到(平移并缩放)其在板上的位置。如图11-83所示，PDNA图形视图被设置为3D模式，这更清楚地显示了所关心过孔及其顶层/底层连接的相关信息。
对于过孔的相关数据，包括其电流密度违规极限的设置，可在 PDNA 界面的 Viatab 下读取和设置。过孔信息列表适用于当前设计中包含的所有网络。切换网络和当前密度列标题，VCCO 网络通孔按电流密度的排序显示。如图 11-84 所示，超过定义限制的任何电流密度值将以不同底色突出显示。
双击过孔列表中的条目，将探针选择到 PDNA 板图形上的位置。
除检测到指定的电流密度限制外，PDN 分析仪还将检测目标网络性能违规情况，例如添加负载、电源或串联元器件时在仿真配置中指定的任何限制参数。这些仿真参数包括：
（1）负载的可接受电压范围。
（2）源的最大输出电流。
（3）线性稳压器电源允许的功耗和最大输出电流。
（4）来自开关模式稳压器源的最大输出电流。
（5）通过串联元器件的最大电流。
电路设计、仿真与PCB设计
与运行分析过程中处理这些参数(如源电压或负载电流设置)不同，检测任何极限参数违规(如负载上的指定最小电压)是一个后分析过程。这意味着更改极限参数的值将立即被检测到，而无须重新运行模拟分析流程。
如果指定了极限参数(具有非零值)，违反该参数将导致在 PDNA 接口网络图形中突出显示违规网络元素。将光标悬停在相关区域可查看到相关的参数和分析结果。如图 11-85 所示，电压稳压器 U1 中的计算功耗已超过其定义的最大功耗 2W。
该电源网络更详细的性能信息可在其网络选项中找到，该选项提供分析结果数据的表格视图，并且包括计算的网络功耗值，如图11-86所示。
11.4 生成加工 PCB 相关文件
本节主要介绍了生成加工 PCB 相关文件的内容。这些文件用于 PCB 的制作与 PCB 后期的电子元器件的采购和装配，统称为计算机辅助制造（computer aided manufacture，CAM）文件。
11.4.1 生成输出工作文件
所有的输出生成设置（打印、NC 钻孔、ODB++、CAM、报告和网表等）具有以下特点：
（1）可以作为配置或保存为工程的一部分。如果设计者在 PCB 编辑器界面内，通过 AD 主界面主菜单下的 File、Design 和 Report，选择打印、Gerber 和其他输出，这些输出配置将保存在工程文件中。
（2）可以在工程中添加一个输出工作(output job)文件，在此处保存输出设置。输出工作文件的优势包括：
① 允许任何种类的多个输出。
② 允许在单次操作中产生多个输出。
（3）可以从一个工程中，将输出工作文件复制到另一个工程中。在输出工作文件中，可以包含输出设置的任何组合。并且，可以在工程中包含任意数目的输出工作文件。
（4）输出工作文件使得设计者可以在一个便捷的文件中定义所有的输出配置，包括
装配、加工、报告和网表等。每个输出设置使用一个指定的数据源，其中包括整个工程（所有原理图）、单个原理图或者PCB。
创建一个新的输出工作文件的步骤主要包括：
（1）在 AD 主界面主菜单下选择 File→New→Output Job File，用于创建一个新的输出工作配置文件。
（2）如图 11-87 所示，在当前工程的 Output Job Files 子文件夹内新添加了名字为 Job1.OutJob 的输出工作文件。
（3）如图11-88所示，在AD主界面右侧出现Job1.OutJob输出工作文件配置。
① 如果想删除一个设置，需要先选择该
设置（组合键 Ctrl+A 用于选择所有）。然后，单击鼠标右键，出现快捷菜单，选择 Delete。
② 如果想添加一个设置，在相应的选项中选择 Add New Output。然后，单击鼠标右键，出现快捷菜单，选择相应的选项。
③ 双击一个输出，或者单击鼠标右键，将出现快捷菜单，选择 Configure，可以打开该输出配置对话框。
11.4.2 设置打印工作选项
从输出工作文件中选择一个打印输出。设置打印工作选项的步骤包括：
（1）如图11-89所示，在Outputs标题下面，选择Add New Documentation Output。
（2）单击鼠标右键，出现快捷菜单，选择 PCB Prints→fpga system. PcbDoc。
（3）新生成 PCB Prints 输出。
（4）双击 PCB Prints 输出，如图 11-90 所示，出现 PCB 打印输出属性对话框。
（5）单击 $ \underline{\text{Preferences...}} $ 按钮，出现 PCB Print Preferences 对话框。该界面用于设置打印输出中的颜色和所包含的层。
（6）选中 Multilayer Composite Print 选项，单击鼠标右键，出现快捷菜单，选择 Create Final，出现 Confirm Create Print-Set 对话框，单击 Yes 按钮。
（7）如图11-91所示，添加了需要打印的叠层信息。
（8）单击 OK 按钮，退出 PCB Printout Properties 对话框。
（9）如图11-89所示，单击PCBPrints一行和Enabled一列相交的小圆点，当其变成绿色时，可以看到有一个绿色的箭头向下指向打印机。这样，将打印输出工作文件和打印机进行关联。
（10）如图11-92所示，根据下面的情况选择相应的操作：
① 需要在打印机上打印 PCB 相关叠层时，单击 Print 旁的 → 按钮。
②需要在打印前预览要打印的 PCB 相关叠层时，单击 Preview 旁的 ☐ 按钮。
11.4.3 生成 CAM 文件
设计者可以通过输出工作文件，设置和创建制造输出文件，这些文件统称为 CAM 文件。CAM 用于：
（1）利用计算机来进行生产设备管理控制和操作过程。
（2）它的输入信息是零件的工艺路线和工序内容，输出信息是刀具加工时的运动轨迹（刀位文件）和数控程序。
PCB 加工是电子产品的设计及制造过程中最基本的一个环节，主要包括 PCB 板的加工、焊装、测试等多个步骤。Altium Designer 提供了多种格式的加工文件输出，用于满足对 PCB 设计的加工制造过程。这些加工文件主要包括：
（1）料单文件。
(2) Gerber 格式的光绘文件。
(3) ODB++格式的光绘文件。
(4) NC Drill 格式的钻孔文件。
（5）用于贴片机的挑选和放置(pick and place)文件。
（6）测试点报告文件（前面已经进行了说明）。
11.4.4 生成料单文件
Altium Designer 提供了一个强大的报告生成引擎，该引擎可以生成一个详尽的料单（bill of materials，BOM）。其中：
（1）包含任何原理图或者 PCB 元器件属性。对于那些链接到一个公司元器件库的元器件，在原理图中并没有包含数据库域。但是，在料单中包含了数据库域。
（2）对报告中的数据布局和分组，可以进行充分的定制，通过拖曳列，重新排序。将元器件属性拖动到 Grouped Columns 区域，通过该属性进行分组。
（3）所支持的输出格式包括文本、CSV、XLS、HTML 和 XML。其中，Excel 工具自动打开 XLS 格式的输出。
配置并生成料单的步骤主要包括：
（1）在 AD 主界面主菜单下，选择 Report→Bill of Materials。
（2）如图11-93所示，出现Bill of Materials For PCB Document对话框。
① 在图中 Export Options(导出选项)标签下的 File Format(文件格式)右侧的下拉框内，选择将要导出料单的文件格式。
电路设计、仿真与PCB设计
②单击 Export 按钮。这样，可以按照选择的文件格式生成料单。如图 11-94 所示，给出了该设计的 Excel 格式的料单。
| A | B | C | D | E | F | |
| 1 | Comment | Description | Designator | Footprint | LibRef | Quantity |
| 2 | BTN4 | BTN1, BTN2, BTN3, BTN4 | BTN4 | BTN4 | 4 | |
| 3 | CAP POL | C1, C2, C3, C4, C5, C6, C7, | C1206 | CAP POL | 12 | |
| 4 | CAP | C13, C14, C15, C16, C17, C | 0603 | CAP | 22 | |
| 5 | LED | D1, D2, D3, D4, D5, D6, D7, | 0603 | LED | 9 | |
| 6 | seg7_4 | DISP1, DISP2 | DIP12 | seg7_4 | 2 | |
| 7 | POWER_JACK | J1 | SIP3 | POWER_JACK | 1 | |
| 8 | FPGA_JTAG | J2 | SIP7 | FPGA_JTAG | 1 | |
| 9 | D Connector 9 | Receptacle Assembly, 9 Po | J3 | DSUB1.385-2H9 | D Connector 9 | 1 |
| 10 | VGA Header | J4 | DB15 | VGA Header | 1 | |
| 11 | OSC | OSC1 | DSO-N4 | OSC | 1 | |
| 12 | Header 6 | Header, 6-Pin | P1, P2, P3, P4 | HDR1X6 | Header 6 | 4 |
| 13 | RES | R1, R2, R3, R4, R5, R6, R7, R | 0603 | RES | 64 | |
| 14 | SW | SW1, SW2, SW3, SW4, SW5, | SIP5 | SW | 9 | |
| 15 | TPS70345 | U1 | PWP24 | TPS70345 | 1 | |
| 16 | TLV1117-2.5 | U2 | SOT223 | TLV1117-2.5 | 1 | |
| 17 | XC3S100E-4CP132C | Spartan-3E 1.2V FPGA, 83 U | U3 | CP132 | XC3S100E-4CP132C | 1 |
| 18 | XCF02SVO20C | XCF00S Series, Platform Fla | U4 | VO20_N | XCF02SVO20C | 1 |
| 19 | SN74LVC138APWLE | 3-Line to 8-Line Decoder / | U5 | PW016_N | SN74LVC138APWLE | 1 |
| 20 | MAX3232CUE | 3.0V TO 5.5V, Low-Power, | U6 | TSSOP16_N | MAX3232CUE | 1 |
③ 在料单中，包含了工程和文档的参数。
11.4.5 生成光绘文件
光绘机需要数据文件来驱动。目前，光绘文件的格式主要有两种：Gerber 和 ODB++。
1. 生成 Gerber 文件
Gerber 是一种从 PCB CAD 软件输出的数据文件。作为光绘图语言，它是由一家专业做绘图机的美国公司 Gerber Scientific（现在叫作 Gerber System）于 1960 年所开发出来的一种格式。几乎所有 CAD 系统都将该格式作为其输出数据。这种数据格式可以直接输入绘图机，然后绘制出图（drawing）或者胶片（film）。因此，Gerber 格式成为业界公认的标准。
RS-274D 是 Gerber 格式的正式名称，正确名称是 EIA 标准。RS-274D（Electronic Industries Association）主要由两大部分构成：
1) Function Code(功能码)
例如：G code、D code、M code 等。
定义图像(image)的 x 坐标和 y 坐标。
2) Coordinate data(坐标数据)
RS-274D 称为基本 Gerber 格式，并要同时附带 D 码文件才能描述一张图形。所谓 D 码文件，就是光圈列表。RS-274-X 是 RS-274D 的延伸版本，它本身包含有 D 码信息。生成 Gerber 文件的步骤主要包括：
（1）在 AD 主界面主菜单下，选择 File→Fabrication Outputs→Gerber Files。
（2）如图11-95所示，出现Gerber Setup（Gerber设置）对话框。
下面给出参数设置的方法：
(1) Units(单位): Inches(英寸)。
(2) Format(格式): 2:5。
（3）在 Layers 标签下，进行下面的设置：
① 选中 include unconnected mid-layer pads（包含没有连接的中间层引脚）。
② 在 Plot Layers 下拉框中，选择 All On。
③ 在 Mirror Layers 下拉框中，选择 All Off，即全都不选。
④ 在右侧选中相关的机械层。
（4）在 Drill Drawing 标签下，使用默认设置。
（5）在 Apertures 标签下，选择 Embedded apertures(RS-274-X)。
（6）在 Advanced 标签下，进行下面的设置：
① 选择 Suppress leading zeroes 选项（此项需要与 PCB 制板厂商进行确认）。
② 其余保持默认设置。
单击 OK 按钮，会自动生成 Gerber 文件。
此时，生成一个 cam 文件，可以不保存该文件，这是因为要交付制板厂的文件已经保存在项目的目录中名字为 Project Outputs for xxx 的子目录下。
2. 生成 ODB++ 文件
开放数据基础(open data basic, ODB)是以色列奥宝公司推出的一种光绘格式。它有几个版本，现在是 ODB++。ODB++是一种可扩展的 ASCII 格式，可以在单个数据库中保存 PCB 制造和装配所必需的全部工程数据，单个文件包含图形、钻孔信息、布线、元器件、网表、规格、绘图、工程处理定义、报表功能、ECO 和 DFM 结果等。
生成 ODB++ 文件的步骤主要包括：
（1）在 AD 主界面主菜单下，选择 File→Fabrication Outputs→ODB++ Files。
（2）如图11-96所示，出现ODB $ ^{++} $ + Setup(ODB $ ^{++} $ + 设置)对话框。
（3）按照要求设置完参数后，单击OK按钮，生成ODB++格式的输出文件。
11.4.6 生成钻孔文件
创建 NC Drill 格式钻孔文件的步骤主要包括：
（1）在 AD 主界面主菜单下选择 File→Fabrication Outputs→NC Drill Files。
（2）如图11-97所示，出现NC Drill Setup（NC钻孔设置）对话框。该对话框内的参数选择要与前面Gerber文件中的保持一致。
② Format: 2:5.
① Units: Inches.
③ Leading/Trailing Zeroes: Suppress trailing zeroes.
（3）其他选项保持默认设置，单击 OK 按钮。
11.4.7 生成贴片机文件
创建贴片机文件的步骤如下：
（1）在 AD 主界面主菜单下，选择 File→Assembly Outputs→Generates pick and place files。
（2）如图11-98所示，出现Pick and Place Setup（挑选和放置设置）对话框。
（3）单击 OK 按钮，生成贴片机文件。
11.4.8 生成 PDF 格式文件
AD 提供了内建的 PDF 生成器功能。除了能创建标准的 PDF 文件用于显示原理图图纸和 PCB 层外，设计者也能在图纸和板子上的元器件和网络上，包含一个链接的 PDF 书签。
AD 提供了两种生成 PDF 格式文件的方法，进入原理图或者 PCB 图编辑器界面，可以通过下面的方法生成 PDF 文件：
（1）在 AD 主界面主菜单下，选择 File→SmartPDF。
（2）在输出工作编辑器中，选择 Publish To PDF 选项。
当选择方法(1)的时候，出现 Smart PDF 向导对话框，可以在处理结束的时候创建一
电路设计、仿真与PCB设计
个输出工作文件，该输出工作文件的选项在向导中已经进行了指定。如果设计者对输出工作文件不是很熟悉，并且不知道如何修改设置文件，Smart PDF 向导是一个非常方便的工具。
11.4.9 CAM 编辑器
Altium Designer 的 CAM 编辑器 CAMtastic 提供了大量的工具，用于：
（1）查看和修改 CAM 数据。
（2）导入和导出 Gerber 格式的光绘文件、钻孔文件和 IPC-356-D 标准的网表。
（3）导入和导出 ODB++ 格式的光绘文件。
（4）导入和导出 DXF/DWG 格式的文件。
（5）导入和导出 Mill/Rout 文件。
（6）根据 CAM 数据提取出 PCB 板的网表。
（7）用这个网表与 PCB 设计软件导出的符合 IPC 标准的网表进行比较，查找隐含的设计错误。
（8）根据设定的18项规则，对CAM数据进行DRC，查找并自动修复隐藏的错误。
（9）提供强大的拼板和 NC 布线等功能。
① 图形交换文件(drawing exchange file, DXF)是一种 ASCII 文件，它包含所对应 DWG 文件的全部信息。该文件不是 ASCII 码形式，可读性差。但是，用它生成的图形速度快。不同类型的计算机(如 PC 及其兼容机与 SUN 工作站具体使用不同的 CPU 用总线)，哪怕是用同一版本的文件，其 DWG 文件也是不可以交换的。
为了克服这一缺点，AutoCAD 提供了 DXF 类型文件，其内部为 ASCII 码。这样，不同类型的计算机可以通过交换 DXF 文件来达到交换图形的目的。由于 DXF 文件可读性好，设计者可以很方便地对它进行修改、编程，从而实现从外部图形进行编辑和修改的目的。
② 如何从一大张 PCB 拼板上分割成各个小的 PCB 呢？目前，分割 PCB 板的主要方法
有 V 刀和铣刀。Mill/Rout 文件主要控制铣刀进刀、行进路线、出刀等一系列操作文件。
1. 导入数据设置
导入数据设置的步骤主要包括：
（1）在 AD 主界面主菜单中，选择 Tools→Preferences。
（2）出现 Preferences 对话框，找到并展开 CAM Editor，并在展开项中选择 General。在该界面中设置项，包括新建 CAM 文件的默认尺寸（默认为 $ 32.5 \times 32.5 $）、全局编辑、信息查询及光圈定义设置、指定日志文档的保存路径。
（3）如图11-99所示，展开CAM Editor。在展开项中选择Miscellaneous，进入CAM编辑器杂项选项设置对话框。该界面可以查看和设置文件的扩展名，快速加载设置等相关的设置。快速加载工具可以同时加载放置在一个目录下的所有CAM文件，包括Gerber文件、NC Drill文件和网表文件。
（4）如图11-100所示，展开CAM Editor，并在展开项中选择Import/Export，进入CAM编辑器导入/导出设置界面。按下面参数设置：
① 默认的 Gerber 输入文件的格式是 RS-274-X，这是扩展的 Gerber 文件格式，它内嵌了光圈列表文件。
②单击图中的 $ \underline{\text{Import Settings...}} $按钮，进入Gerber Import Settings（Gerber导入设置）对话框。
（5）如图11-100所示，在该界面左侧窗口内选择Drawing Modes。如图11-101所示，出现CAM Editor-Drawing Modes（CAM编辑器-绘制模式）对话框。按下面参数设置：
① 选择 Blips 选项后，在 CAM 编辑环境下，当单击时，将会临时显示定位符号“+”，当屏幕刷新时，会自动消失。
②其他设置参数包括栅格显示、尺寸、移动对象模式、单位、旋转方向和绘制模式。
（6）单击 OK 按钮，退出 Preferences 界面。
电路设计、仿真与PCB设计
2. 导入 CAM 文件
导入 CAM 文件的步骤如下：
（1）在 AD 主界面主菜单下，选择 File→New→CAM document，新建一个 CAM 文件。
（2）进入 CAM 编辑器界面。
（3）在 AD 主界面主菜单中，分别选择 File→Setup→General 子菜单和 File→Setup→Import/Export 子菜单，完成导入 Gerber 文件的全局参数设置，包括文件格式、单位和数据格式等。
（4）在 AD 主界面主菜单中，选择 File→Import→Gerber。
（5）出现打开文件对话框，选中要导入的 Gerber 文件。
（6）如图11-102所示，出现ImportGerber(s)-Options(导入Gerbers选项)对话框。
在这里，设计者可以指定导入 Gerber 文件的类型、数据格式等参数；也可以选中 Auto Detect Gerber Format 参数项，由系统自动检测导入 Gerber 文件的格式。
当导入 Gerber 文件光圈定义为 RS-274D
格式时，需要设计者在 Aperture File 输入栏中指定光圈数据文件的位置。然后，在 Aperture Wizard Rule 列表框中选择由系统自动识别产生光圈数据的工具。
（7）导入完整的 Gerber 文件。
CAMtastic 提供批次加载多个 Gerber 文件的快速加载 Gerber 文件功能。当用户需要将单个文件目录内的所有 Gerber 文件导入到当前的设计工程中，就可以调用快速加载 Gerber 文件命令。
快速加载文件的步骤主要包括：
（1）进入 CAM 编辑器界面。
（2）在 AD 主界面主菜单中，选择 File→ Import→ Quick Load。
（3）如图 11-103 所示，出现 File Import-Quick Load（文件导入-快速加载）对话框。在该界面内，单击文件按钮，定位到存放 Gerber
文件的路径。单击 OK 按钮，就可以快速加载多个 Gerber 文件。
（4）单击 OK 按钮，快速导入多个 Gerber 文件。
3. 导出 CAM 文件
导出 CAM 文件的步骤主要包括：
（1）进入 CAM 编辑器界面。
（2）在 AD 主界面主菜单下，选择 File→Export→Gerber。
（3）如图11-104所示，出现Export Gerber(s)(导出Gerber)对话框。其中参数含义如下：
① Use Arcs(G75) 是用于老式绘图机的选项。
② Use Step\&Repeat Codes: 在进行拼板和板面化的时候，利用制板边框代替实际的制板图。
③ Separate Composite layers to individual File: 单层输出 Gerber 文件。
（4）单击 OK 按钮。
（5）出现如图 11-105 所示的 Write Gerber(s)（写 Gerber）对话框。在该界面下方，给出生成 Gerber 文件所保存的路径。
（6）单击 OK 按钮。
11.4.10 生成3D视图
AD 提供了强大的支持功能，用于和机械 CAD 设计工具进行接口，包括在 PCB 编辑器内的 3D 可视化，以及 2D 和 3D 的输出。一个完成设计并经过 DRC 的 PCB 设计，可以使用 3D STEP 格式的文件导出，或者作为 2D 描述导出为 IDF。
生成 3D 视图的步骤主要包括：
（1）进入 PCB 编辑器界面。
(2) 在 AD 主界面主菜单下，选择 Tools $ \rightarrow $ Legacy Tools $ \rightarrow $ Legacy 3D View。
（3）出现 Information 对话框，单击 OK 按钮。
（4）生成 fpga system.PCB3D 的 PCB 3D 视图。
附录
附录 A Altium Designer 18.0 快捷键
A.1 通用环境快捷键
通用环境快捷键如表 A-1 所示。
| 快捷键 | 描述 |
| F1 | 通过特定的命令，对话框，面板和对象访问光标下当前资源的技术文档 |
| Ctrl+O | 使用打开对话框打开任何现有文档 |
| Ctrl+F4 | 关闭活动文档 |
| Ctrl+S | 保存活动文档 |
| Ctrl+Alt+S | 保存并释放定义的实体 |
| Ctrl+P | 打印活动文档 |
| Alt+F4 | 退出 Altium Designer |
| Ctrl+Tab | 向前循环到下一个打开的选项卡式文档，使其成为设计工作区中的活动文档 |
| Shift+Ctrl+Tab | 向后循环到之前打开的选项卡式文档，使其成为设计工作区中的活动文档 |
| F4 | 切换所有浮动面板的显示 |
| Shift+F4 | 平铺所有打开的文档 |
| Shift+F5 | 在主设计窗口中切换最后一个活动面板和当前活动设计文档之间的焦点 |
| Alt+Right Arrow | 前进到主设计窗口中激活的文档序列中的下一个文档 |
| Alt+Left Arrow | 按照在主设计窗口中激活的文档序列返回到前一个文档 |
| F5 | 当文档是基于 Web 的文档时刷新活动文档 |
| Shift+Ctrl+F3 | 移至消息面板中的下一个消息（向下），并交叉探查相关文档中负责消息的对象（在支持的位置） |
| Shift+Ctrl+F4 | 移至消息面板中的上一条消息（向上），并交叉探查相关文档中负责该消息的对象（如果支持） |
A.2 通用编辑器快捷键
通用编辑器快捷键如表 A-2 所示。
| 快捷键 | 描述 |
| Ctrl+C (Ctrl+Insert) | 复制选择 |
| Ctrl+X (Shift+Delete) | 剪切选择 |
| Ctrl+V (Shift+Insert) | 粘贴选择 |
| Delete | 删除选择 |
| Ctrl+Z (Alt+Backspace) | 撤销 |
| Ctrl+Y (Ctrl+Backspace) | 重做 |
A. 3 SCH/SCHLIB 编辑器快捷键
SCH/SCHLIB 编辑器快捷键如表 A-3 所示。
| 快 捷 键 | 描 述 |
| Shift+Ctrl+V | 访问智能粘贴对话框 |
| Ctrl+F | 查找文本 |
| Ctrl+H | 查找并替换文本 |
| F3 | 查找搜索文本的下一个命令 |
| Ctrl+A | 全选 |
| Ctrl+d | 复制所选对象(s) |
| Ctrl+R | 复制选定的对象并在工作区中需要的地方重复粘贴（橡皮戳） |
| 空格键 | 逆时针旋转选择90° |
| Shift+空格键 | 顺时针旋转选择90° |
| Shift+Ctrl+L | 将所选对象的左边缘对齐 |
| Shift+Ctrl+R | 将选定对象的右边缘对齐 |
| Shift+Ctrl+H | 使选定对象的水平间距相等 |
| Shift+Ctrl+T | 将所选对象的顶边对齐 |
| Shift+Ctrl+B | 将选定对象的底边对齐 |
| Shift+Ctrl+d | 将选定的对象移动到当前捕捉网格上的最近点 |
| Ctrl+Home | 将光标移动到当前文档的绝对原点坐标（0,0） |
| Ctrl+Q | 进入“选择记忆”对话框，可以在其中控制选择记忆功能的所有方面 |
| Ctrl+n(n=1~8) | 将当前选择存储在内存位置n中 |
| Alt+n(n=1~8) | 从内存位置n中重新调用选择 |
| Shift+n(n=1~8) | 将当前选择添加到已选择好的内存位置n中 |
| Alt+Shift+n(n=1~8) | 从内存位置n重新调用选择，并将其添加到工作区的当前选择中 |
| Shift+Ctrl+n(n=1~8) | 根据内存位置n中的选择设置进行过滤 |
续表
| 快捷键 | 描述 |
| Shift+F | 访问“查找类似对象”功能（单击要用作基本模板的对象） |
| Ctrl+PgDn | 显示当前文档上的所有设计对象 |
| PgUp | 放大，相对于当前的光标位置 |
| PgDn | 相对于当前光标位置缩小 |
| Mouse Wheel | 在设计工作区内垂直滚动 |
| Shift+Mouse Wheel | 在设计工作区内水平滚动 |
| Home | 在主设计窗口中重绘视图，将由光标标记的位置（在启动命令之前）放置在窗口的中心 |
| End | 刷新屏幕，实际上执行当前文档的重绘，以消除任何不需要的绘图更新效果 |
| Alt+F5 | 切换当前文档的编辑器在最大化和未最大化之间的显示 |
| G | 向前循环通过预定义的捕捉网格设置 |
| Shift+G | 向后循环通过预定义的捕捉网格设置 |
| Shift+Ctrl+G | 在当前文档中打开或关闭可见网格 |
| Shift+E | 打开或关闭光标电网 |
| Ctrl+L | 通过使用 Board Level Annotate 对话框执行 Board Level 注释 |
| Ctrl+M | 测量活动原理图文档上两点之间的距离 |
| Left Arrow | 将光标移动到当前文档工作区的左侧，以 1 个快速单元格为单位递增 |
| Shift+Left Arrow | 将光标移动到当前文档工作区的左侧，以 10 个快速单元格为单位递增 |
| Right Arrow | 将光标移动到当前文档工作区的右侧，以 1 个快速单元格为单位递增 |
| Shift+Right Arrow | 将光标移动到当前文档工作区的右侧，以 10 个快速单元格为单位递增 |
| Up Arrow | 将光标向上移动到当前文档工作区中，并以 1 个单元格为单位递增 |
| Shift+Up Arrow | 在当前文档工作区中向上移动光标，以 10 个快速网格单位为增量 |
| Down Arrow | 在当前文档工作区中以 1 个单元格单位为增量向下移动光标 |
| Shift+Down Arrow | 在当前文档工作区中以 10 个单元格单位为增量向下移动光标 |
| Ctrl+Left Arrow | 将当前选择（一个或多个选定的设计对象）移动到当前文档工作区的左侧，以 1 个单元格为单位递增 |
| Shift+Ctrl+Left Arrow | 将当前选择（一个或多个选定的设计对象）以 10 个捕捉网格单位为增量移动到当前文档工作区的左侧 |
| Ctrl+Right Arrow | 将当前选择（一个或多个选定的设计对象）以当前文档工作区中的 1 个单元格为单位递增 |
| Shift+Ctrl+Right Arrow | 将当前选择（一个或多个选定的设计对象）以 10 个单元格单位为增量移动到当前文档工作区的右侧 |
| Ctrl+Up Arrow | 在当前文档工作区中向上移动当前所选设计（一个或多个选定的设计对象），并以 1 个单元格为单位递增 |
| Shift+Ctrl+Up Arrow | 在当前文档工作区中向上移动当前所选设计（一个或多个选定的设计对象），增量为 10 个捕捉网格单位 |
| 快捷键 | 描述 |
| Ctrl+Down Arrow | 将当前选择(一个或多个选定的设计对象)向下移动到当前文档工作区中,增量为1个网格单元 |
| Shift+Ctrl+Down Arrow | 在当前文档工作区中向下移动当前所选设计(一个或多个选定的设计对象),并以10个单元网格为单位递增 |
| Shift+Ctrl+Click, Hold&Drag | 移动光标下的当前对象 |
| Ctrl+Click, Hold&Drag | 拖动光标下方的对象,同时保持与其他对象的连接 |
| Shift+Click | 更改当前光标下的对象的选择状态,而不影响其他对象的状态 |
| Click | 选择/取消选择当前光标下的对象 |
| Click-Click | 修改当前光标下的对象的属性 |
| Click(在对象上), Hold&Drag | 移动当前光标下的单个对象(或者如果该对象是该选择的一部分,则选择一组对象) |
| Click(远离对象), Hold&Drag(从左到右) | 选择完全落入选择区域范围内的所有对象 |
| Click(远离对象), Hold&Drag(从右到左) | 选择完全落入选区内或被其边界触及的所有对象 |
| Right-Click, Hold&Drag | 显示滑块(平移)手形光标,然后拖动以移动工作空间的视图 |
| Right-Click | 访问当前在光标下的工作区或对象的上下文菜单。如果当前处于交互式命令中,则将从当前操作中退出 |
| F12 | 切换的显示 SCH 过滤器面板或 SCHLIB 过滤面板 |
| Shift+F12 | 切换的显示 SCH 列表面板或 SCHLIB 列表面板 |
| Shift+C | 清除当前正在应用到活动文档的过滤器 |
| Shift+Ctrl+C | 从所有打开(和打开和隐藏)的原理图文档中的连接清除所有突出显示的突出显示 |
| F2 | 编辑选定的文本对象(直接编辑) |
| Alt+Ctrl+A | 将新评论线索添加到活动文档的定义区域。在开始使用评论功能之前,确保已打开(签出)托管项目并正在处理其源图表文档之一 |
| Alt+Ctrl+P | 将新评论线索添加到活动文档中的指定点。在开始使用评论功能之前,确保已打开(签出)托管项目并正在处理其源图表文档之一 |
| Alt+Ctrl+C | 将新评论线索添加到活动文档中的选定组件。在开始使用评论功能之前,确保已打开(签出)托管项目并正在处理其源图表文档之一 |
| Alt+Ctrl+R | 为活动文档中的选定评论添加新评论 |
| F5 | 以可视方式打开或关闭 Net Color Override 功能 |
| F11 | 相应地切换属性面板的显示 |
A. 4 PCB/PCBLIB 编辑器快捷键
PCB/PCBLIB 编辑器快捷键如表 A-4 所示。
| 快 捷 键 | 描 述 |
| Tab | 在设计中选定初始对象后，根据逻辑层次结构扩展选择以包含下一个更高级别的对象（或多个对象）。此外，该功能还可用于在设计中跨不同网络选择的多个对象之间进行选择扩展 |
| Shift+Tab | 单独选择一组共同定位（重叠）对象中的下一个设计对象，而不使用选择弹出窗口 |
| Shift+Ctrl+X | 启用交叉选择模式 |
| Ctrl+A | 选择当前文档上的所有对象 |
| Ctrl+B | 选择所有驻留在定义的电路板形状边界内的对象 |
| Ctrl+H | 选择连接到同一块铜线的所有电气物体 |
| Ctrl+R | 复制选定的对象并在工作区中需要的地方重复粘贴（橡皮戳） |
| Alt+Insert | 将对象粘贴到当前图层上，而不管其原始图层分配 |
| Shift+Ctrl+L | 将所选对象的左边缘对齐 |
| Shift+Ctrl+R | 将选定对象的右边缘对齐 |
| Alt+Shift+L | 根据适用的设计规则，在保持足够间距的同时，通过其左侧边缘对齐选定的设计对象 |
| Alt+Shift+R | 根据适用的设计规则，在保持足够间距的同时，将选定的设计对象右边对齐 |
| Shift+Ctrl+H | 使选定对象的水平间距相等 |
| Shift+Ctrl+T | 将所选对象的顶边对齐 |
| Shift+Ctrl+B | 将选定对象的底边对齐 |
| Alt+Shift+I | 根据适用的设计规则，在保持足够的间距的同时，将所选设计对象的顶边对齐 |
| Alt+Shift+N | 将所选设计对象的底边对齐，同时保持适当设计规则的适当间距 |
| Shift | 使选定对象的垂直间距相等 |
| Shift+Ctrl+d | 将选定的组件移动到所需组件放置网格上的最近点 |
| Ctrl+Home | 将光标移到工作区左下角的绝对原点处 |
| Ctrl+End | 将光标移动到当前文档的相对原点（PCB 文档）或组件参考点的位置（PCB Library 文档） |
| Ctrl+Q | 在访问“选择记忆”对话框的工作区中，可以在其中控制选择记忆功能的所有方面 在对话框或面板中切换测量单位（仅在对话框或面板中），在公制（毫米）和英制（毫米）之间切换 |
| Ctrl+n(n=1~8) | 将当前选择存储在内存位置 n 中 |
| Alt+n(n=1~8) | 回忆从内存位置 n 选择 |
| Shift+n(n=1~8) | 将当前选择添加到已存储在内存位置 n 中的选择 |
| Alt+Shift+n(n=1~8) | 从内存位置 n 重新调用选择，并将其添加到工作区中的当前选择 |
| Shift+Ctrl+n(n=1~8) | 根据内存位置 n 中的选择设置进行过滤 |
| 快 捷 键 | 描 述 |
| Shift+A | Active Route 选择连接 |
| Shift+F | 访问“查找类似对象”功能（单击要用作基本模板的对象） |
| 1 | 将 PCB 工作区的显示切换到电路板规划模式 |
| 2 | 将 PCB 工作区的显示切换到 2D 布局模式 |
| 3 | 将 PCB 工作区的显示切换到 3D 布局模式 |
| Ctrl+PgDn | 显示当前文档上的所有设计对象 |
| PgUp | 放大，相对于当前的光标位置 |
| PgDn | 相对于当前光标位置缩小 |
| Shift+PgUp | 放大，相对于当前的光标位置和逐渐减小的步骤 |
| Shift+PgDn | 相对于当前光标位置逐步缩小 |
| Ctrl+PgUp | 将当前文档的放大率设置为 400% |
| Mouse Wheel | 在设计工作区内垂直滚动 |
| Shift+Mouse Wheel | 在设计工作区内水平滚动 |
| Home | 在主设计窗口中重绘视图，将由光标标记的位置（在启动命令之前）放置在窗口的中心 |
| End | 刷新屏幕，实际上执行当前文档的重绘，以消除任何不需要的绘图更新效果 |
| Alt+Left Arrow | 跳转到并激活当前文档中的前一个组件 |
| Alt+Right Arrow | 跳转到并激活当前文档中的下一个组件 |
| Alt+End | 重画当前文档的当前图层，以删除任何不满意的图形更新效果 |
| Alt+F5 | 切换当前文档的编辑器在最大化和未最大化之间的显示 |
| F5 | 以可视方式打开或关闭 Net Color Override 功能 |
| Shift+H | 打开或关闭平视显示器 |
| Shift+G | 开启或关闭显示追踪 |
| Insert | 将 Heads Up Display 功能的 Delta Origin 点重置为(0,0) |
| Shift+Z | 在当前 PCB 文档中切换 3D 模型可见性 |
| Shift+D | 在抬头显示内切换 Delta 坐标的显示 |
| Shift+E | 循环到对象 Hotspot 捕捉的下一个模式 |
| Ctrl+G | 访问当前光标下方的捕捉网格的专用网格编辑器对话框 |
| Shift+Ctrl+G | 将默认的 Global Board Snap Grid 的 X（水平）和 Y（垂直）步长值同时设置为选定值 |
| Q | 在公制（毫米）和英制（毫米）之间切换当前文档的度量单位 |
| Shift+O | 在主设计工作区中打开或关闭差分贴图叠加层的显示 |
| F6 | 使用 Altium Designer 的协作 PCB 设计功能时，切换当前单元格的状态，该单元格包含检测到的差异和未选中的差异 |
| F7 | 使用 Altium Designer 的协作 PCB 设计功能时，导航到包含一个或多个检测到的差异的前一个单元 |
| F8 | 使用 Altium Designer 的协作 PCB 设计功能时，导航到包含一个或多个检测到的差异的下一个单元 |
| L | 访问“视图配置”面板的“图层和颜色”选项卡，可以在其中配置电路板的图层显示和分配给这些图层的颜色 |
| 快捷键 | 描述 |
| Ctrl+D | 访问“视图配置”面板的“视图选项”选项卡，可以在其中配置用于在工作区内显示各种设计项目的模式 |
| Shift+V | 访问 Board Insight 弹出窗口，列出当前光标下所有违规（定义的设计规则） |
| Shift+X | 访问 Board Insight 弹出窗口，列出当前光标下的所有组件或网络对象 |
| Ctrl+M | 测量并显示当前文档中任意两点之间的距离 |
| Left Arrow | 以 1 个网格单元的增量将光标（附加对象放置/移动）移到当前文档工作区的左侧 |
| Shift+Left Arrow | 以 10 个网格单元的增量将光标（附加对象放置/移动）移到当前文档工作区的左侧 |
| Right Arrow | 将光标移动到当前文档工作区的右侧，以 1 个单元格为单位递增 |
| Shift+Right Arrow | 将光标移动到当前文档工作区的右侧，以 10 个单元格为单位递增 |
| Up Arrow | 在当前文档工作区中向上移动光标，增量为 1 个网格单元 |
| Shift+Up Arrow | 在当前文档工作区中向上移动光标，增量为 10 个网格单位 |
| Down Arrow | 在当前文档工作区中向下移动光标，以 1 个单元格为单位递增 |
| Shift+Down Arrow | 在当前文档工作区中向下移动光标，增量为 10 个网格单位 |
| Ctrl+Left Arrow | 将当前选择（一个或多个选定的设计对象）移动到当前文档工作区的左侧，以 1 个单元格为单位递增 |
| Shift+Ctrl+Left Arrow | 将当前选择（一个或多个选定的设计对象）移动到当前文档工作区的左侧，以 10 个网格单位为单位递增 |
| Ctrl+Right Arrow | 将当前选择（一个或多个选定的设计对象）移动到当前文档工作区的右侧，以 1 个单元格单位增量为单位 |
| Shift+Ctrl+Right Arrow | 将当前选择（一个或多个选定的设计对象）移动到当前文档工作区的右侧，以 10 个网格单元的增量为单位 |
| Ctrl+Up Arrow | 在当前文档工作区中向上移动当前选择（一个或多个选定的设计对象），以 1 个单元格单位增量为单位 |
| Shift+Ctrl+Up Arrow | 在当前文档工作区中向上移动当前选区（一个或多个选定的设计对象），以 10 个单元格为单位递增 |
| Ctrl+Down Arrow | 在当前文档工作区中向下移动当前选择（一个或多个选定的设计对象），并以 1 个单元格为单位递增 |
| Shift+Ctrl+Down Arrow | 在当前文档工作区中向下移动当前选择（一个或多个选定的设计对象），以 10 个单元格为单位递增 |
| Shift+Click | 更改当前光标下的对象的选择状态，而不影响其他对象的状态 |
| Click | 选择/取消选择当前光标下的对象 |
| Ctrl+Click | 在一个网络对象上突出显示整个路由网络；在图层标签上突出显示该图层上的所有内容；在自由空间中清除当前突出显示 |
| Shift+Ctrl+Click | 除了已经突出显示的路由网络（累积路由网络高亮显示）之外，还会突出显示整个路由网络的网络对象；除了其他图层上已突出显示的内容之外，在图层选项卡上突出显示该图层上的所有内容（累积图层高亮显示） |
| Alt+Click | 在连接上选择该连接 |
| Alt+Shift+Click | 除了已选择的连接之外，还可以在连接上选择该连接（累积连接选择） |
续表
| 快捷键 | 描述 |
| Alt+Click&Drag(从右到左) | 选择拖动矩形触摸的所有连接 |
| Alt+Ctrl | 将光标悬停在图层选项卡上时，只会突出显示该图层的内容 |
| Shift+Ctrl+Click&Hold | 在当前光标位置的轨道段中创建一个顶点(或中断) |
| Double-Click | 修改当前光标下的对象的属性 |
| Click(在对象上),Hold&Drag | 移动当前光标下的单个对象(或者如果该对象是该选择的一部分，则选择一组对象) |
| Click(远离对象),Hold&Drag(从左到右) | 选择完全落入选择区域范围内的所有对象 |
| Click(远离对象),Hold&Drag(从右到左) | 选择完全落入选区内或被其边界触及的所有对象 |
| Right-Click,Hold&Drag | 显示滑块(平移)手形光标，然后拖动以移动工作空间的视图 |
| Right-Click | 访问当前在光标下的工作区或对象的上下文菜单。如果当前处于交互式命令中，则将从当前操作中退出 |
| F11 | 相应地切换属性面板的显示 |
| F12 | 相应地切换PCB过滤器面板或PCBLIB过滤器面板的显示 |
| Shift+F12 | 相应地切换PCB列表面板或PCBLIB列表面板的显示 |
| Shift+C | 清除当前正在应用到活动文档的过滤器 |
| Shift+S | 循环使用可用的单层查看模式 |
| +(在数字小键盘上) | 切换到下一个启用的图层 |
| -(在数字小键盘上) | 切换到上一个启用的图层 |
| *(在数字小键盘上) | 切换到下一个启用的信号层 |
| Shift+*(在数字小键盘上) | 切换到上一个启用的信号层 |
| Backspace | 删除单个选定的路径终点对象(独立的线，圆弦过孔或焊盘)。连接到已删除对象的单一路由对象将被自动选中并准备好后续删除 |
| Ctrl+Delete | 在当前文档上删除一个或多个选定的路由对象(独立的线，圆弦过孔或焊盘)。所有连接到这些删除的路由对象将被自动选中并准备好后续删除 |
| Alt+Ctrl+A | 将新评论线索添加到活动文档的定义区域。在开始使用评论功能之前，确保已打开(签出)托管项目并正在处理其PCB文档 |
| Alt+Ctrl+P | 将新评论线索添加到活动文档中的指定点。在开始使用评论功能之前，确保已打开(签出)托管项目并正在处理其PCB文档 |
| Alt+Ctrl+C | 将新评论线索添加到活动文档中的选定组件。在开始使用评论功能之前，确保已打开(签出)托管项目并正在处理其PCB文档 |
附录 B 设计实例原理图
设计实例原理图如图 B-1～图 B-5 所示。
| Title FPGA Configuration | Altium LimitedL3, 12a Rodborough RdFrenchs ForestNSW | Altum | ||
| Size: A | Number:2 | Revision: | ||
| Date: 2018/6/5 Time: 13:26:51 | Sheet2 of 5 | Australia 2086 | ||
| File: E:\SpiritLevel-SL1\SL_Config_2E.SchDoc | ||||
| 3 | 4 | |||
| Title LCD, Switches and LEDs | Altium Limited\nL3, 12a Roofborough Rd\nFrenchx Forest\nNSW | Altum | ||
| Size: B | Number: 3 | Revision: | ||
| Date: 2018/6/5 Time: 13:26:52 Sheet 3 of 5 Australia 2086 | ||||
| File: E:\SpiritLevel-SL\SL LCD SW LED 2E SchDoc | ||||
| 5 | 6 | |||
图 B-3 设计实例原理图（3）
图 B-4 设计实例原理图（4）
| Time Power Supply | Altium Limited\nL3, 12a Rodborough Rd\nFrencha Forest\nNSW | Altum | ||
| Size: B | Number: 4 | Revision: | ||
| Date: 2018/6/5 | Time: 13:26:52 | Sheet4 of 5 | Australia 2086 | |
| File: E:SpiritLevel-SL1SL PowerSchDoc | ||||
| 5 | 6 | |||
| Title Spirit Level - Spartan 2E | Altium Limited\n2.3, 12a Roadborough Rd\nFrench Forest\nNSW | Altum | ||
| Size: B | Number:5 | Revision: | ||
| Date: 2018/6/5 | Time: 13:26:52 | Sheet5 of 5 | Australia 2086 | |
| File: E:\SpiritLevel-SL1\SL1 Xilinx Spartan-III PQ20B Rev1.01.1 SchDoc | ||||
| 5 | 6 | |||
图 B-5 设计实例原理图（5）
附录 C 元器件及 PCB 丝印识别
元器件及 PCB 丝印极性识别如表 C-1 所示。
| 元器件类别 | 元器件名称 | 实物图片 | 元器件极性说明 | PCB丝印符号 | PCB丝印极性说明 |
| 电容 | 直插电解电容 |  | 阴影部分带“-”标识一侧为负极 |  | 丝印符号中“+”表示正极，斜线阴影端表示负极 |
 | 丝印符号中小扇形一端为负极（左图椭圆） | ||||
 | 丝印符号中有两条线一端为负极（左图椭圆圈） | ||||
 | 丝印符号中边缘有黑色阴影一端为负极（左图椭圆圈） | ||||
| 贴片电解电容 |  | 元器件本体上部黑色阴影一侧为负极 |  | 丝印缺角对应元器件本体下端缺角一般标示为正极 | |
| 插件钽电容 |  | ①元器件本体标有“+”为正极\n②长脚一侧为正极 |  | 丝印标示有“+”一侧为正极 | |
 | 丝印黑色阴影一侧为负极 | ||||
| 贴片钽电容 |  | 元器件本体一端有粗阴影横线为正极 |  | 丝印缺角一端为正极，并标有“+” | |
 |  | 丝印框线较粗的一端为正极，并标有“+” |
续表
| 元器件类别 | 元器件名称 | 实物图片 | 元器件极性说明 | PCB丝印符号 | PCB丝印极性说明 |
| 电容 | 法拉电容 |  | 元器件本体标有三角形箭头一侧为负极(左图椭圆圈) |  | 丝印标有“-”一侧为负极,标有“+”一侧为正极 |
| 二极管 | 插件二极管 |  | 元器件本体有黑色较粗阴影线一端为负极(左图椭圆圈) |  | 丝印框内有横线一端为负极(左图椭圆圈) |
 | 丝印符号三角形顶端有横线一侧为负极(左图椭圆圈) | ||||
 | 元器件本体有浅色较粗阴影线一端为负极(左图椭圆圈) | ||||
 | 丝印框有黑色阴影一侧为负极 | ||||
| 贴片二极管 |  | 元器件本体有蓝或黑色较粗阴影线一端为负极 |  | 丝印符号三角形有横线一端为负极,丝印框有缺角的一端为负极(左图椭圆圈) | |
 | 元器件本体有灰色较粗阴影线一端为负极 |  | 丝印框线体较粗的一端为负极(左图椭圆圈) | ||
| LED | 贴片发光二极管 |  | 元器件本体一端有色点为负极(左图椭圆圈) | 与贴片二极管相同 |
续表
| 元器件类别 | 元器件名称 | 实物图片 | 元器件极性说明 | PCB丝印符号 | PCB丝印极性说明 |
| LED | 插件发光二极管 |  | ① 本体内引脚面积较大一边为负极\n② 元器件脚较短的一边为负极\n③ 实际作业过程中需测量确定 |  | 丝印符号三角形有横线一边为负极（左图椭圆圈） |
 | 丝印圆圈有缺口的一边为负极（左图椭圆圈） | ||||
 |  | 丝印圆圈内有线条一边为负极（左图椭圆圈） | |||
 | 丝印圆圈内锥形尖端一边为负极 | ||||
| 贴片双色发光二极管 |  | 本体有色点的一端为负极（左图圆圈） |  | 丝印框内三角形顶端有横线一侧为负极（左图椭圆圈） | |
| 插件双色发光二极管 |  | 两种发光颜色需测量确定脚位 |  | 丝印符号 R 表示红色一端脚位，G 表示绿色一端脚位 | |
| 红外发射管 |  | 本体内引脚面积较大一边为负极或短脚为负极 |  | 元器件正极对应丝印标有“+”一边 | |
| 红外接收头 |  | 以元器件本体凸出面辨认方向 |  | 元器件本体凸出部位对应 PCB 丝印符号锥形端 |
续表
| 元器件类别 | 元器件名称 | 实物图片 | 元器件极性说明 | PCB丝印符号 | PCB丝印极性说明 |
| 三极管 | TO-92(92L)封装 |  |  | TO-92(92L)元器件本体平面对应丝印平边(左图椭圆圈) | |
| 霍尔传感器(开关) |  | 以元器件锥形面辨认方向 |  | 元器件本体锥形端对应丝印符号锥形端(左图椭圆圈) | |
| TO-126封装 |  | 以本体有金属一面辨认方向 |  | TO-126元器件本体金属面对应丝印框线较粗一端(左图椭圆圈) | |
| TO-220封装 |  |  | 元器件本体有金属一面对应丝印框线体较粗一面(左图椭圆圈) | ||
| TO-247封装 |  |  | 元器件本体非金属面对应丝印有缺角一边(左图椭圆圈) | ||
| 桥堆 | 扁桥 |  | 元器件本体标有“+”表示正极，标有“-”表示负极 |  | 元器件本体标识“+”和“-”对应丝印“+”和“-” |
| 方桥 |  |  | |||
 |  | ||||
| 圆桥 |  |  |
电路设计、仿真与PCB设计
续表
| 元器件类别 | 元器件名称 | 实物图片 | 元器件极性说明 | PCB丝印符号 | PCB丝印极性说明 |
| 桥堆 | 贴片桥堆 |  | 元器件本体标有“+”表示正极，标有“-”表示负极 |  | 丝印符号标有 A 一端为正极，标有 K 的一端为负极 |
| 蜂鸣器 | 插件蜂鸣器 |  | 元器件本体（或标签）标有“+”为正极 |  | 元器件正极对应丝印符号标有“+”一侧 |
| 贴片蜂鸣器 |  |  | |||
| 电池 | 插件电池 |  | 元器件本体标有“+”为正极 |  | 丝印标有“+”一端为正极 |
 | 连接本体标有“+”一脚为正极 |  | |||
| 电池座 | 插件电池座 |  | 本体连接弹簧片凸出端为正极 |  | 丝印符号凸出端为正极 |
| 贴片电池座 |  | 本体平边且突出端为正极 |  | 本体平边对应丝印符号平边 | |
| 数码管 | 数码管 |  | 以元器件本体标有圆点一角辨认方向 |  | 元器件本体标有圆点一角对应丝印标有圆点一角 |
| 点阵屏 |  | 一般元器件本体无极性标识 |  | 一般 PCB 上无丝印，以客户样板为准 |
常见有方向性元器件及 PCB 丝印方向说明如表 C-2 所示。
| 元器件类别 | 元器件名称 | 实物图片 | 元器件方向说明 | PCB丝印符号 | PCB丝印方向说明 |
| 电阻 | 排阻 |  | 元器件本体有圆点或三角形标识一端为第一脚 |  | 丝印框内方形焊盘孔为排阻第一脚（左图箭头） |
| 可调电阻 |  |  | 元器件本体上调节旋钮对应丝印框内的圆点（左图椭圆圈） | ||
| 线圈 | 滤波电感 |  |  | 滤波电感两边绕线分别对应丝印符号中的两条波浪线 | |
| 插件变压器 |  | 以元器件本体缺角辨认方向 |  | 元器件本体上的缺角对应丝印符号缺角（左图椭圆圈） | |
| 互感线圈 |  |  | 线圈两边绕线分别对应丝印符号中的两条波浪线 | ||
| 贴片变压器 |  | 以元器件本体标有圆点的一角辨认方向 |  | 本体标有圆点的一角对应丝印缺口端 | |
 |  | 本体标有圆点的一角对应丝印缺角（左图椭圆圈） | |||
| 贴片功率电感 |  | 以元器件本体缺角辨认方向 |  | 元器件本体缺角对应丝印框缺角或有圆点标识一角 |
续表
| 元器件类别 | 元器件名称 | 实物图片 | 元器件方向说明 | PCB丝印符号 | PCB丝印方向说明 |
| 开关 | 贴片拨码开关 |  | 以本体标有 ON 字样辨认方向 |  | 元器件本体 ON 字样对应丝印符号 ON 或对应丝印缺口端 |
| 插件拨码开关（正拨） |  |  | |||
| 插件拨码开关（侧拨） |  |  | 元器件本体 ON 字样对应丝印框内黑色一边(左图椭圆圈) | ||
| 船形开关 |  | 以元器件本体标识 ON 及 OFF 辨认方向 |  | 元器件本体标识 ON 及 OFF 对应丝印 ON 及 OFF | |
| 按键开关 |  | 以元器件本体底部开口辨认方向 |  | 元器件底部开口对应丝印框内白色小方框(左图椭圆圈) | |
| 晶振 | 插件晶体振荡器 |  | 以本体上标识“●”辨认方向 |  | ① 元器件本体标有“●”一角对应丝框缺角\n② 元器件本体标有“●”一角对应丝印框“●”标识\n③ 元器件本体标有“●”一角对应丝印方形焊盘孔 |
| 贴片晶体振荡器 |  | 以本体上标识“●”辨认方向 |  | 元器件本体标有“●”一角对应丝印框“●”标识 |
续表
| 元器件类别 | 元器件名称 | 实物图片 | 元器件方向说明 | PCB丝印符号 | PCB丝印方向说明 |
| IC | SIP封装 |  | 以本体斜边一端或蚀刻圆点（1脚）辨认方向 |  | 元器件本体斜边或蚀刻圆点一端对应丝印框缺角 |
| DIP封装 |  | 以本体缺口辨认方向 |  | 元器件本体缺口对应丝印缺口一端 | |
| 光耦 |  | 元器件本体有蚀刻圆点标识的一角为第一脚位（左图椭圆圈） |  | 元器件本体有圆点一端对应丝印有缺口一端 | |
| 贴片光耦 |  | 元器件本体有蚀刻圆点标识的一角为第一脚位（左图椭圆圈） |  | 元器件本体上圆点对应丝印框线体较粗一端（左图椭圆圈） | |
 | 元器件本体有圆点一端朝丝印缺口方向 | ||||
| SOP封装 |  | 以本体印有凹陷圆点一角辨认方向（左图椭圆圈） |  | 元器件本体有圆点一角对应丝印缺口一端 | |
| QFP封装 |  | 以本体印有凹陷圆点一角辨认方向 |  | 元器件本体标有圆点一角对应丝印白色箭头缺口一端（左图椭圆圈） | |
| PLCC封装 |  | 以本体缺角辨认方向 |  | 元器件本体缺角对应丝印缺口一角（左图圆圈） | |
| SOJ封装 |  | 以元器件缺口及蚀刻凹陷圆点（1脚）辨认方向 |  | 本体缺口及蚀刻凹陷圆点对应丝印缺口端 |
续表
| 元器件类别 | 元器件名称 | 实物图片 | 元器件方向说明 | PCB丝印符号 | PCB丝印方向说明 |
| --- | --- | --- | --- | --- | --- |
| IC | BGA | | 以本体上有蚀刻圆点一角辨认方向 | | ①本体上圆点对应丝印缺口一角②本体缺口对应丝印有三角箭头标识一角（左图圆圈） |
| | 以本体标有箭头一角辨认方向 | | 本体标有箭头一角对应丝印有箭头标识一角（左图圆圈） | | |
| 接插件 | 贴片PLCC封装IC脚座 | | 以元器件本体缺角辨认方向 | | 元器件本体缺角对应丝印框缺角（左图椭圆圈） |
| DIP封装IC脚座 | | 以元器件本体缺口一端辨认方向 | | 元器件本体缺口对应丝印框缺口一端 | |
| 插件PLCC封装IC脚座 | | 以元器件本体缺角辨认方向 | | 元器件本体缺角对应丝印缺角 | |
| 牛角插座 | | 以元器件本体缺口或元器件本体标示 $ \downarrow $(1脚)辨认方向 | | 元器件缺口对应丝印缺口，元器件 $ \downarrow $标示对应丝印方形焊盘孔（1脚） | |
| 简易牛角插座 | | | | | |
| 电源插座 | | 以元器件本体卡钩辨认方向 | | 元器件本体卡位对应丝印凸出一端 | |
| | 以元器件本体锥形端辨认方向 | | 元器件本体锥形端对应丝印框缺角 | | |
续表
| 元器件类别 | 元器件名称 | 实物图片 | 元器件方向说明 | PCB丝印符号 | PCB丝印方向说明 |
| 接插件 | 围墙插座 |  | 以元器件本体缺口辨认方向 |  | 元器件本体缺口对应丝印框缺口 |
| 曲靠背插座 |  |  | 元器件靠背一端在丝印框双线一端(左图椭圆圈) | ||
| 直靠背插座 |  |  | 元器件靠背一端在丝印框双线一端(左图椭圆圈) | ||
| FCC 排线座 |  | 以本体缺角一端辨认方向 |  | 元器件本体缺口一端对应丝印框缺口(左图椭圆圈) | |
| 凤凰接线端子 |  | 以元器件接线口一端辨认方向 |  | 元器件接线口在丝印框双线对面一端(左图椭圆圈) | |
| 连接线端子 |  | 以元器件接口曲线边缘辨认方向(左图椭圆圈) |  | 元器件接口曲线边缘对应丝印波浪形曲线一边(左图椭圆圈) |